AutoUpdate是一款先進(jìn)的升級(jí)軟件工具，通過(guò)全球開發(fā)者都使用的各式各樣編寫程序的語(yǔ)言，從C++到Delphi和.NET以及VB6，在5分鐘內(nèi)輕松的自動(dòng)對(duì)你的程序加入更新和升級(jí)功能。 漢化這個(gè)軟件有一段時(shí)間了，因?yàn)橘Y源大部分是UNICODE碼，一些資源提取工具無(wú)法完全提取，所有只得手工漢化。因?yàn)闀r(shí)間倉(cāng)促，沒(méi)有仔細(xì)測(cè)試，有問(wèn)題可以本站留言給我，我進(jìn)一步進(jìn)行漢化修改和調(diào)整。
標(biāo)簽： AutoUpdate 軟件工具
上傳時(shí)間： 2014-01-15
上傳用戶：003030
可以提取漢字或圖片字模，用于顯示屏驅(qū)動(dòng)顯示
上傳時(shí)間： 2019-05-06
上傳用戶：tiandiyixian20
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)
標(biāo)簽： 微電腦 數(shù)學(xué)演算 輸出 隔離傳送器
上傳時(shí)間： 2013-11-24
上傳用戶：541657925
AVR JTAG是與Atmel公司的AVR Studio相配合的一套完整的基于JTAG接口的片上調(diào)試工具，支持所有AVR的8位RISC指令的帶JTAG口的微處理器。JTAG接口是一個(gè)4線的符合IEEE 1149.1標(biāo)準(zhǔn)的測(cè)試接入端口(TAP)控制器。IEEE的標(biāo)準(zhǔn)提供一種行之有效的電路板連接性測(cè)試的標(biāo)準(zhǔn)方法(邊界掃描)。 Atmel的AVR器件已經(jīng)擴(kuò)展了支持完全編程和片上調(diào)試的功能。 AVR JTAG仿真器用來(lái)進(jìn)行芯片硬件仿真，如程序單步執(zhí)行、設(shè)置斷點(diǎn)等，通過(guò)硬件仿真可以了解芯片里面程序的詳細(xì)運(yùn)行情況。AVR JTAG仿真器主要用來(lái)對(duì)芯片進(jìn)行仿真操作，同時(shí)也可以通過(guò)JTAG接口對(duì)芯片編程（將程序?qū)懭胄酒?/p>
上傳時(shí)間： 2013-12-26
上傳用戶：wweqas
第八章 labview的編程技巧 本章介紹局部變量、全局變量、屬性節(jié)點(diǎn)和其他一些有助于提高編程技巧的問(wèn)題，恰當(dāng)?shù)剡\(yùn)用這些技巧可以提高程序的質(zhì)量。 ８．１ 局部變量 嚴(yán)格的語(yǔ)法盡管可以保證程序語(yǔ)言的嚴(yán)密性，但有時(shí)它也會(huì)帶來(lái)一些使用上的不便。在labview這樣的數(shù)據(jù)流式的語(yǔ)言中，將變量嚴(yán)格地分為控制器（Control）和指示器（Indicator），前者只能向外流出數(shù)據(jù)，后者只能接受流入的數(shù)據(jù)，反過(guò)來(lái)不行。在一般的代碼式語(yǔ)言中，情況不是這樣的。例如我們有變量a、b和c，只要需要我們可以將a的值賦給b，將b的值賦給c等等。前面所介紹的labview內(nèi)容中，只有移位積存器即可輸入又可輸出。另外，一個(gè)變量在程序中可能要在多處用到，在圖形語(yǔ)言中勢(shì)必帶來(lái)過(guò)多連線，這也是一件煩人的事。還有其他需要，因此labview引入了局部變量。
上傳時(shí)間： 2013-10-27
上傳用戶：xieguodong1234
WEBGAME 機(jī)器人大戰(zhàn)EBS(無(wú)盡的戰(zhàn)爭(zhēng)) 架設(shè)方法 WIN2K系列主機(jī) ，最簡(jiǎn)單的方法就是 設(shè)置一個(gè)虛擬目錄 其它就稍微改改 config.cgi的設(shè)置，還有餓ebs_sub 1 2 3.cgi的圖片地址就基本好了 WIN2K沒(méi)有虛擬目錄的話就除了要做上面的那些以外 還要打開所有文件，搜索類似這樣的 require config.cgi 都改成絕對(duì)路徑就行了 UNIX LINUX FREEBSD 系列的話,就要設(shè)置屬性了 ebs目錄所有CGI文件設(shè)置成 755 所有DAT文件設(shè)置成 777 logmiulerebeb 目錄也就是數(shù)據(jù)目錄，這個(gè)要設(shè)置成 777 裏面所有文件也是 777 當(dāng)然，你可以修改這個(gè)目錄，最好修改成其他目錄，然後把config.cgi的數(shù)據(jù)庫(kù)目錄改改就可以了, 然後就是改 config.cgi的一些設(shè)置，還要改 ebs_sub 1 2 3.cgi的圖片地址了,最後就是，UNIX LINUX系列的大小寫都分的很清楚，這個(gè)版本我懶得整理，所以有的是答謝，有的是小寫，自己改改吧.
標(biāo)簽： WEBGAME WIN2K EBS 機(jī)器人
上傳時(shí)間： 2014-01-10
上傳用戶：tuilp1a
C++完美演繹 經(jīng)典算法 如 /* 頭文件：my_Include.h */ #include <stdio.h> /* 展開C語(yǔ)言的內(nèi)建函數(shù)指令 */ #define PI 3.1415926 /* 宏常量，在稍后章節(jié)再詳解 */ #define circle(radius) (PI*radius*radius) /* 宏函數(shù)，圓的面積 */ /* 將比較數(shù)值大小的函數(shù)寫在自編include文件內(nèi) */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的結(jié)果:%d %d %d\n", a, b, c) } 程序執(zhí)行結(jié)果： 由小至大排序之后的結(jié)果:1 2 3 可將內(nèi)建函數(shù)的include文件展開在自編的include文件中 圓圈的面積是=201.0619264
標(biāo)簽： my_Include include define 3.141
上傳時(shí)間： 2014-01-17
上傳用戶：epson850
如果已經(jīng)安裝好了vobsub，就可以運(yùn)用vobsub里面帶的字幕提取工具vsrip提取字幕。 打開VobSub程序組,運(yùn)行vobsub.configure,點(diǎn)擊Open來(lái)打開vts_01_0.ifo文件(此文件已經(jīng)拷貝到硬盤上,無(wú)需從光盤上找),選定放置字幕文件的子目錄,點(diǎn)擊確定.提取完成之后會(huì)生成Vts_01_0.sub和vts_01_0.idx兩個(gè)字幕文件,若按照DVDrip的做法是在最終視頻文件生成之后,將字幕文件更名并與主體一致,但在此這個(gè)步驟被提前了,因?yàn)閞eal格式文件的字幕是嵌入在畫面那的.我們需要做的是將vts_01_0.idx和vts_01_0.sub更名為vts_01_1.idx和vts_01_1.sub,與vts_01_1.vob同名.這樣才能進(jìn)行制作時(shí)被vobsub自動(dòng)調(diào)用同步嵌入字幕
標(biāo)簽： vobsub
上傳時(shí)間： 2015-04-28
上傳用戶：wangdean1101
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
