<button id="0yomk"></button> 全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-12-20
上傳用戶：dongbaobao
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國外維修費(fèi)用高,維修時(shí)間長(zhǎng) 對(duì)老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績(jī)效不彰
上傳時(shí)間： 2013-11-09
上傳用戶：chengxin
1.1 問題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機(jī)的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實(shí)驗(yàn)箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問題的現(xiàn)象在使用MagicSOPC實(shí)驗(yàn)箱的光盤例程時(shí)，使用Quartus II編譯工程時(shí)出現(xiàn)編譯錯(cuò)誤，錯(cuò)誤提示信息如圖1.1、圖1.2所示。
上傳時(shí)間： 2013-11-23
上傳用戶：Alick
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶：563686540
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-11-03
上傳用戶：tzl1975
PCB布線設(shè)計(jì)－模擬和數(shù)字布線的異同工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與 模擬 或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的結(jié)果時(shí)，由于其布線策略不同，簡(jiǎn)單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面，討論模擬和數(shù)字布線的基本相似之處及差別。模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時(shí)，模擬器件和數(shù)字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個(gè)電容，此電容值通常為0.1mF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對(duì)于0.1mF電容)或供電電源(對(duì)于10mF電容)。在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對(duì)于數(shù)字和模擬設(shè)計(jì)來說都屬于常識(shí)。但有趣的是，其原因卻有所不同。在模擬布線設(shè)計(jì)中，旁路電容通常用于旁路電源上的高頻信號(hào)，如果不加旁路電容，這些高頻信號(hào)可能通過電源引腳進(jìn)入敏感的模擬芯片。一般來說，這些高頻信號(hào)的頻率超出模擬器件抑制高頻信號(hào)的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號(hào)路徑上引入噪聲，更嚴(yán)重的情況甚至?xí)鹫駝?dòng)。
標(biāo)簽： PCB 布線設(shè)計(jì) 模擬 數(shù)字布線
上傳時(shí)間： 2013-11-05
上傳用戶：604759954
探索雙層板布線技藝電池供電產(chǎn)品的競(jìng)爭(zhēng)市場(chǎng)中，考慮目標(biāo)成本相對(duì)的重要。多層板解決方案更是工程師在設(shè)計(jì)時(shí)必需的重要考慮。本文將探討雙層板的布線方式，使用自動(dòng)布線與手工布線來做模擬與混合信號(hào)電路布線的差別，如何安排接地回路等。以電池供電產(chǎn)品之高度競(jìng)爭(zhēng)市場(chǎng)中，當(dāng)考慮目標(biāo)成本時(shí)總是要求設(shè)計(jì)者在設(shè)計(jì)中使用雙層電路板。雖然多層板（四層、六層以及八層）的解決方式無論在尺寸、噪聲，以及性能上都可以做得更好，但成本壓力迫使工程師必須盡量使用雙層板。在本文中將討論使用或不用自動(dòng)布線、有或沒有接地面的電流返回路徑的概念，以及關(guān)于雙層板零件的布置方式。使用自動(dòng)布線器來設(shè)計(jì)印刷電路板（PCB）是吸引人的。大多數(shù)的情形下，自動(dòng)布線對(duì)純數(shù)字的電路（尤其是低頻率信號(hào)且低密度的電路）的動(dòng)作不至于會(huì)有問題。但當(dāng)嘗試使用布線軟件提供的自動(dòng)布線工具做模擬、混合訊號(hào)或高速電路的布線時(shí)，可能會(huì)出現(xiàn)一些問題，而且有可能造成極嚴(yán)重的電路性能問題。例如，(圖一)所示為雙層板自動(dòng)走線的上層，(圖二)為電路板的下層。對(duì)混合訊號(hào)電路的布線而言，各種裝置都是經(jīng)過周詳?shù)目紤]后才以人工方式將零件放置到板子上并將數(shù)字與模擬裝置隔開。
上傳時(shí)間： 2013-11-01
上傳用戶：swaylong
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過程。 二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對(duì)其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns，系統(tǒng)速度高達(dá)100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng)，最多的單元可達(dá)16個(gè)乘積項(xiàng)，因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測(cè)量?jī)x器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對(duì)芯片編程下載的，必須經(jīng)過計(jì)算機(jī)軟件對(duì)其進(jìn)行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡(jiǎn)稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡(jiǎn)介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個(gè)簡(jiǎn)單而有力的工具。
上傳時(shí)間： 2013-11-17
上傳用戶：看到了沒有
基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計(jì) 采用GAL控制脈沖分配的邏輯設(shè)計(jì) 若采用集成電路芯片來實(shí)現(xiàn)三相六拍步進(jìn)電機(jī)的 控制,所用器件較多! 電路一般比較復(fù)雜# 為了滿足電機(jī) 轉(zhuǎn)速的二分頻! 在同一時(shí)鐘頻率控制下! 必須利用一個(gè) 3 型觸發(fā)器! 通過; 參與組合邏輯來實(shí)現(xiàn)# 其邏輯電路 如圖D 所示# ;H 為控制信號(hào)!
標(biāo)簽： GAL 器件 步進(jìn)電機(jī) 控制器
上傳時(shí)間： 2013-11-10
上傳用戶：非洲之星
工作環(huán)境設(shè)置及軟件安裝這章介紹工作環(huán)境的設(shè)置及軟件安裝方面知識(shí)。為什么要進(jìn)行工作環(huán)境設(shè)置呢？因?yàn)楝F(xiàn)在的PCB 工程師要設(shè)計(jì)的文件很多。文件多了如果不進(jìn)行管理就會(huì)很混亂，導(dǎo)致以后的維護(hù)十分困難。所以要從剛開始學(xué)習(xí)的時(shí)候養(yǎng)成一個(gè)好的操作習(xí)慣，這是很有必要的。2.1 建立自己的工作目錄在電腦的桌面上打開我的電腦，在我的電腦中打開D盤。在D 盤中建立三個(gè)文件夾。分別為“D：\EDA”“D：\EDA_LIB”“D：\EDA_PROJECT 三個(gè)文件夾”。如下圖所示：圖2-1-1 “建立工作目錄”建立好三個(gè)文件夾后，在這三個(gè)文件夾中分別另建立一個(gè)新文夾，并命名為Protel99se。三個(gè)文件夾的作用分別是：EDA文件夾是用來存放安裝文件；EDA—LIB 文件夾是用來存放元件庫。EDA—PROJECT 文件夾是用來存放設(shè)計(jì)數(shù)據(jù)。2.2 對(duì)Protel 99se 進(jìn)行安裝設(shè)置好工作目錄后，就可以對(duì)軟件進(jìn)行安裝。圖2-1-2就是Protel 99se的安裝程序。其中“Protel99SP6”是升級(jí)補(bǔ)丁，“Protel99 漢化”是漢化文件。（1）雙擊Setup 安裝圖標(biāo)對(duì)軟件進(jìn)行安裝。
上傳時(shí)間： 2013-10-31
上傳用戶：jrsoft
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
