亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 可編程邏輯 > Xilinx FPGA全局時(shí)鐘資源的使用方法

Xilinx FPGA全局時(shí)鐘資源的使用方法

  • 資源大小:25 K
  • 上傳時(shí)間: 2013-11-20
  • 上傳用戶:kxjs2007
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Xilinx FPGA 全局時(shí)鐘資源

資 源 簡(jiǎn) 介

目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn),并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu),從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要,Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加,最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如圖1所示。

 

相 關(guān) 資 源

主站蜘蛛池模板: 大名县| 调兵山市| 汤原县| 柯坪县| 邓州市| 方城县| 徐州市| 达拉特旗| 濮阳市| 永登县| 大关县| 新丰县| 菏泽市| 山阳县| 磴口县| 河间市| 青川县| 井冈山市| 南陵县| 轮台县| 巧家县| 随州市| 三门峡市| 江永县| 景谷| 鄱阳县| 方正县| 翁牛特旗| 府谷县| 潮州市| 庐江县| 德阳市| 兰考县| 本溪市| 咸宁市| 南溪县| 客服| 青阳县| 旺苍县| 漳浦县| 德清县|