亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 可編程邏輯 > Xilinx FPGA全局時(shí)鐘資源的使用方法

Xilinx FPGA全局時(shí)鐘資源的使用方法

  • 資源大小:25 K
  • 上傳時(shí)間: 2013-11-20
  • 上傳用戶:kxjs2007
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Xilinx FPGA 全局時(shí)鐘資源

資 源 簡(jiǎn) 介

目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn),并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu),從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要,Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加,最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如圖1所示。

 

相 關(guān) 資 源

主站蜘蛛池模板: 丰镇市| 韶关市| 赣州市| 娱乐| 西丰县| 宁阳县| 锡林郭勒盟| 涿州市| 金堂县| 阜宁县| 浦东新区| 甘德县| 桃园市| 巴中市| 南城县| 五指山市| 西充县| 抚顺市| 景洪市| 平邑县| 同仁县| 密山市| 弋阳县| 垫江县| 南陵县| 金堂县| 伊宁市| 怀远县| 呼和浩特市| 马尔康县| 庄浪县| 满洲里市| 安义县| 淅川县| 宾阳县| 肥西县| 龙山县| 丹阳市| 长岛县| 鄂州市| 大理市|