欧美日韩在线网站,精品人伦一区二区三区蜜桃网站 ,北条麻妃国产九九精品视频

在線搜索

精密延時電路在UWB雷達發(fā)射機

超寬帶沖激雷達是一種新體制雷達，其發(fā)射信號是無高頻載頻，寬度僅為納秒級的沖激脈沖。得益于這種特殊的發(fā)射信號，超寬帶沖激雷達具有優(yōu)異的探測性能和廣泛的應用前景。自然地，對于發(fā)射機的研究，在超寬帶沖激雷達研究領域有著極其重要的地位。本文在超寬帶沖激雷達實驗系統(tǒng)的基礎上，對其發(fā)射機進行了深入研究，主要內(nèi)容如下： 1、介紹了超寬帶沖激雷達發(fā)射機，尤其是脈沖源的原理及設計。 2、分析了決定超寬帶沖激雷達探測距離的因素。在此基礎上尋求通過提高發(fā)射信號脈沖重復頻率來增大發(fā)射機的能量輸出；提出了一種提高脈沖重復頻率的方法。設計了基于現(xiàn)場可編程門陣列的延時控制電路，對提高脈沖重復頻率予以工程實現(xiàn)。 3、提出了超寬帶沖激雷達波束掃描的實現(xiàn)方法：通過精密控制各發(fā)射機脈沖源觸發(fā)時間，在各路發(fā)射信號之間產(chǎn)生一定的延時。設計了運用現(xiàn)場可編程門陣列實現(xiàn)這種控制的精密延時電路。

標簽： UWB 精密延時電路雷達發(fā)射機

上傳時間： 2013-08-05

上傳用戶：564708051@qq.com
STM32在RVMDK中入門講解之安裝目錄說明

cortex在rvmdk中設置方式，及STM32在RVMDK中入門講解之開發(fā)環(huán)境的建立

標簽： RVMDK STM 32 目錄

上傳時間： 2013-06-10

上傳用戶：sh19831212
深度包過濾技術研究及FPGA實現(xiàn)

未來戰(zhàn)爭將以信息化戰(zhàn)場為支撐，以信息化武器裝備為主導，以信息化作戰(zhàn)為主要方式，信息安全是實施信息防御、奪取制信息權、獲取信息優(yōu)勢的關鍵要素，其建設與發(fā)展面臨新的挑戰(zhàn)和日益廣泛的應用需求。信息安全裝備是適應新時期軍事通信建設的需求、保證軍事信息安全、軍隊指揮系統(tǒng)順暢的重要方面，深度包過濾技術是我軍信息安全領域的重要技術之一。進行深度包過濾技術的研究與實現(xiàn)具有非常重要的意義。本文所做的工作主要有以下幾個方面： 1、提出了一種效率更高的字符串搜索算法OBM； 2、設計了過濾策略； 3、設計了各過濾規(guī)則/特征碼的數(shù)據(jù)結構及整體數(shù)據(jù)結構； 4、在FPGA中設計實現(xiàn)了QBM算法； 5、基于FPGA+FLASH結構，設計了深度包過濾器整體方案，設計實現(xiàn)了一款既有訪問控制能力又有內(nèi)容過濾特點，高效、可配置、能反饋的內(nèi)容過濾器； 6、對所完成的設計進行了仿真，并給出了性能評估。

標簽： FPGA 過濾技術

上傳時間： 2013-05-29

上傳用戶：夜月十二橋
FPGA技術的微弱GPS信號實時處理

普通GPS接收機在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應用前景，特別是在交通事故、火災和地震等極端環(huán)境下，快速準確定位當事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。本課題的主要研究內(nèi)容是針對GPS微弱信號改進處理方法。針對傳統(tǒng)GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現(xiàn)快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數(shù)據(jù)導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號的跟蹤能力，實現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環(huán)境下衛(wèi)星信號微弱時能夠實現(xiàn)較好的定位與導航。通過擬合GPS接收機實際接收到的原始數(shù)據(jù)，構造出不同載噪比的數(shù)字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術對算法主要的數(shù)據(jù)處理部分進行了初步的構架實現(xiàn)并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現(xiàn)微弱信號環(huán)境下的定位與導航。

標簽： FPGA GPS 信號實時處理

上傳時間： 2013-04-24

上傳用戶：變形金剛
教你如何在orcad設計原理圖怎樣在powerpcb中生成PCB的步驟及方法

教你如何在orcad設計原理圖怎樣在powerpcb中生成PCB的步驟及方法

標簽： powerpcb orcad PCB 設計原理

上傳時間： 2013-07-05

上傳用戶：huyanju
在PC上用并行口模擬I2C總線的C源代碼

在微機上模擬I2C總線的設計，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。

標簽： I2C 并行口模擬總線

上傳時間： 2013-07-14

上傳用戶：xuanchangri
FPGA布線研究與實現(xiàn)

現(xiàn)場可編程門陣列(FPGA)能夠減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本，縮短上市時間，降低維護升級成本，故廣泛地應用在電子系統(tǒng)中。最新的FPGA都采用了層次化的布線資源結構，與以前的結構發(fā)生了很大的變化。由于FPGA布線資源的固定性和有限性，因此需要開發(fā)適用于這種層次化的FPGA結構并提高布線資源有效利用率的布線算法。同時由于晶體管尺寸的不斷減小，有必要在FPGA布線算法中考慮功耗和時序問題。本論文所作的研究工作主要包括：提出一種基于Tile的FPGA結構描述方法，對FPGA功耗模型和時序模型進行了研究，實現(xiàn)了考慮FPGA功耗、布線資源利用率的布線算法。在FPGA結構描述方面，本文在分析現(xiàn)代商用FPGA層次化結構及學術上對FPGA描述方法的基礎上，提出一種基于Tile的FPGA結構描述。由于基本Tile的重復性，采用該方法可以簡化FPGA結構的描述，同時由于該方法是以硬件結構為根據(jù)，為FPGA軟硬件提供了簡單而靈活的接口，該方法在原型系統(tǒng)中測試證明是正確的。在FPGA功耗模型方面，本文研究了ASIC中關于電路功耗計算的基本方法，并將其應用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括動態(tài)功耗模型和靜態(tài)功耗模型。動態(tài)功耗的計算采用基于節(jié)點狀態(tài)轉換率的開關級動態(tài)功耗計算和邏輯塊宏模型，靜態(tài)功耗則采用基于公式計算的晶體管漏電功耗模型和邏輯塊基于仿真的LUT/MUX表達式計算模型。這些功耗模型將運用到我們后面的功耗計算和基于功耗驅動的布線算法中。在FPGA布線算法研究和實現(xiàn)方面，本文在介紹基本的搜索算法之后，介紹了將FPGA硬件結構轉變?yōu)镕PGA布線程序可識別的布線資源圖的方法，并將基本的搜索算法運用的FPGA布線資源圖上，實現(xiàn)FPGA的基于布通率的布線算法。在此基礎上，借鑒了FPGA時序分析方法，將時序分析作為布線算法的一子模塊，對基于時序的布線算法進行了研究；同時采用了FPGA功耗模型，在布線算法實現(xiàn)中考慮了動態(tài)功耗的問題。最后在布線算法中實現(xiàn)兩種啟發(fā)式策略以提高可布線資源有效利用率。

標簽： FPGA 布線

上傳時間： 2013-04-24

上傳用戶：long14578
Logic2007 中文教程

Logic2007中文教程 PADS Logic功能，特點及使用教程本教程描述了PADS Logic 的各種功能和特點、以及使用方法。這些功能包括：如何在PADS Logic 中使用工作區(qū)(Working Area)。如何在PADS Logic 的元件庫中定義目標庫(Library)。如何從庫中搜索有關的元件(Part)。如何添加連線(Connection)、總線(Bus)、使用頁間連接符號移動(Move)、拷貝(Copy)、刪除(Delete)和編輯(Edit)等操作方式(Mode)。在設計數(shù)據(jù)編輯時使用查詢/修改(Query/Modify)命令。如何定義設計規(guī)則(Design Rules)。如何建立網(wǎng)表(Netlist)和SPICE 格式網(wǎng)絡表以及材料清單(BOM)報

標簽： Logic 2007 教程

上傳時間： 2013-04-24

上傳用戶：zhaoq123
FPGA在數(shù)字信號處理中的應用與研究

數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一.目前,數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細闡述了數(shù)字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎上,該論文詳細闡述了數(shù)字集成系統(tǒng)的高層次設計方法,討論了數(shù)字系統(tǒng)設計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設計和寄存器傳輸級設計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結構的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結構;由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設計思想,給出了總體實現(xiàn)框圖;重點設計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現(xiàn)了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.

標簽： FPGA 數(shù)字信號處理中的應用

上傳時間： 2013-05-23

上傳用戶：Divine
通過WiFi移動IP網(wǎng)絡操控家用機器人方案在PDA上的實現(xiàn)

·通過WiFi移動IP網(wǎng)絡操控家用機器人方案在PDA上的實現(xiàn)

標簽： WiFi PDA 移動IP 家

上傳時間： 2013-04-24

上傳用戶：yxgi5

<tt id="ougvi"></tt>