隨著21世紀(jì)的到來,計(jì)算機(jī)技術(shù),信息處理技術(shù),半導(dǎo)體技術(shù)和網(wǎng)絡(luò)技術(shù)不斷發(fā)展,人類社會(huì)進(jìn)入了信息化時(shí)代。與此同時(shí),無線視頻傳感器網(wǎng)絡(luò)也得到了突飛猛進(jìn)的發(fā)展,成為當(dāng)今國際上備受關(guān)注的熱點(diǎn)研究領(lǐng)域。無線視頻傳感器網(wǎng)絡(luò)有著很多的優(yōu)點(diǎn)和十分廣泛的應(yīng)用前景。在軍事,工業(yè),城市管理和監(jiān)控系統(tǒng)等重要領(lǐng)域都有潛在的使用價(jià)值。 無線視頻傳感器網(wǎng)絡(luò)有著顯著的特征,例如：網(wǎng)絡(luò)節(jié)點(diǎn)能源有限；網(wǎng)絡(luò)帶寬有限；對處理速度要求較高等。由此可見,傳統(tǒng)的視頻編碼標(biāo)準(zhǔn)無法應(yīng)用于無線視頻傳感器網(wǎng)絡(luò)。MPEG-4,H.263,H.264等視頻編碼標(biāo)準(zhǔn),全是基于運(yùn)動(dòng)估計(jì)補(bǔ)償實(shí)現(xiàn)的,計(jì)算量十分巨大,在能量,存儲空間和處理能力均有限的節(jié)點(diǎn)難以實(shí)現(xiàn)這類高復(fù)雜度的編碼算法。 本文針對無線視頻傳感器網(wǎng)絡(luò)對視頻編碼算法的具體需求,提出一種基于運(yùn)動(dòng)檢測的低復(fù)雜度視頻編碼算法。該算法只對當(dāng)前編碼幀中的運(yùn)動(dòng)對象進(jìn)行編碼,并且以面向?qū)ο蟮慕Y(jié)構(gòu)輸出碼流。實(shí)驗(yàn)結(jié)果表明,與H.264全I(xiàn)幀編碼相比,本文提出的算法編碼速度提高了約3倍,編碼性能提高了約2dB。與H.264基本檔次相比,雖然編碼性能略有下降,但是編碼速度平均提高了8倍左右。因此,本文提出的算法可以在編碼效率和編碼速度之間獲得很好的折衷,在一定程度上可以滿足無線視頻傳感器網(wǎng)絡(luò)的需求。 本文選用ALDVK_270作為硬件實(shí)驗(yàn)平臺。在分析算法結(jié)構(gòu)的同時(shí),結(jié)合嵌入式系統(tǒng)的特點(diǎn),從算法,內(nèi)存,高級語言和匯編語言等幾個(gè)方面提出優(yōu)化方案,最終在ARM嵌入式平臺下實(shí)現(xiàn)了面向無線視頻傳感器網(wǎng)絡(luò)的低復(fù)雜度視頻編碼算法。測試結(jié)果表明,與優(yōu)化前相比,優(yōu)化后的編碼速度有了很大的提高,對于CIF格式的監(jiān)控視頻序列能夠滿足實(shí)時(shí)處理的要求。
標(biāo)簽：
ARM
無線視頻
傳感器網(wǎng)絡(luò)
復(fù)雜度
上傳時(shí)間：
2013-07-26
上傳用戶：小小小熊
隨著對高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢,隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽：
FPGA
ARM
處理器
中的應(yīng)用
上傳時(shí)間：
2013-04-24
上傳用戶：夢雨軒膂
