The driver of H-JTAG is open and free for ARM debug
上傳時(shí)間： 2013-05-18
上傳用戶：ynsnjs
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長(zhǎng),傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測(cè)模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測(cè)驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：夢(mèng)雨軒膂
智能家庭信息系統(tǒng)是集自動(dòng)化、計(jì)算機(jī)、通信技術(shù)于一體的“3C”系統(tǒng)，它將各種家電產(chǎn)品結(jié)合成一個(gè)有機(jī)整體，實(shí)現(xiàn)了對(duì)家電設(shè)備進(jìn)行集中或異地控制和管理，以及能夠與外界進(jìn)行信息交互，以控制終端為突破口作為對(duì)家庭信息系統(tǒng)的研究，將有可能在以后的競(jìng)爭(zhēng)中占據(jù)制高點(diǎn)，取得良好的經(jīng)濟(jì)和社會(huì)效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實(shí)際項(xiàng)目為背景，對(duì)基于網(wǎng)絡(luò)的嵌入式家庭信息系統(tǒng)進(jìn)行了研究。通過對(duì)傳統(tǒng)智能家居的特點(diǎn)進(jìn)行分析，指出了目前市場(chǎng)上的智能家居系統(tǒng)的局限性，提出了基于短距無線網(wǎng)絡(luò)的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢(shì)。 接著對(duì)智能家居控制的系統(tǒng)構(gòu)架以及相關(guān)關(guān)鍵技術(shù)進(jìn)行了分析和比較，指出基于IEEE802.15.4的ZigBee技術(shù)是目前最適合無線家居控制系統(tǒng)的無線標(biāo)準(zhǔn)，并對(duì)該標(biāo)準(zhǔn)進(jìn)行了深入研究。 論文充分考慮到家庭信息化網(wǎng)絡(luò)的現(xiàn)狀和家庭內(nèi)部各信息家電的互連、集中控制、遠(yuǎn)程訪問與控制的需求，以及低成本實(shí)現(xiàn)的實(shí)際需要，及設(shè)備互連對(duì)傳輸帶寬和使用靈活性等特點(diǎn)的需要，設(shè)計(jì)了以無線ZigBee技術(shù)組成家庭網(wǎng)絡(luò)體系總體結(jié)構(gòu)，避免了在家庭內(nèi)部布線的缺陷，且滿足了功耗低，成本低，網(wǎng)絡(luò)容量大等要求。 設(shè)計(jì)了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標(biāo)準(zhǔn)的射頻收發(fā)器CC2420來實(shí)現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨(dú)使用，也可以嵌入其它設(shè)備。 論文采用了免費(fèi)、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網(wǎng)技術(shù)以及它們?cè)趯淼膹V泛應(yīng)用。深入地研究了HTTP超文本傳輸協(xié)議，設(shè)計(jì)了遠(yuǎn)程客戶端訪問和控制家用電器的界面，并給出了部分軟件設(shè)計(jì)流程圖。
標(biāo)簽： ARM 嵌入式系統(tǒng) 家 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：agent
EasyJTAG-H仿真器支持ARM7系列和ARM9的部分芯片，支持ADS1.2集成開發(fā)環(huán)境，該文檔纖細(xì)介紹了其安裝和應(yīng)用。-EasyJTAG
標(biāo)簽： EasyJTAG-H
上傳時(shí)間： 2013-05-31
上傳用戶：sunjet
I/O并行口直接驅(qū)動(dòng)LED顯示1. 實(shí)驗(yàn)任務(wù) 如圖13所示，利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個(gè)共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼
標(biāo)簽： LED 并行口 直接驅(qū)動(dòng) 電路圖
上傳時(shí)間： 2013-06-15
上傳用戶：kytqcool
由國(guó)際電信聯(lián)合會(huì)視頻編碼專家組和國(guó)際化標(biāo)準(zhǔn)組織運(yùn)動(dòng)圖像專家組聯(lián)合制定的H.264視頻壓縮標(biāo)準(zhǔn)，憑借相對(duì)其它標(biāo)準(zhǔn)較高的壓縮效率和優(yōu)秀的圖像質(zhì)量，已經(jīng)成為目前最流行的視頻處理協(xié)議，具有廣闊的前景和巨大的應(yīng)用價(jià)值，考慮其復(fù)雜的計(jì)算度，目前主流的實(shí)現(xiàn)方式包括ASIC的專用集成電路實(shí)現(xiàn)和DSP的純軟件實(shí)現(xiàn)等等。 ARM處理器伴隨著技術(shù)的進(jìn)步，加入對(duì)數(shù)字信號(hào)處理的有效支持之后，在視頻編解碼領(lǐng)域的應(yīng)用也越來越廣泛，本文就是在考慮這點(diǎn)的基礎(chǔ)上，研究利用深圳武耀博德公司設(shè)計(jì)的，基于Intel高性能的PXA270處理器的多功能嵌入式開發(fā)平臺(tái)EEliod來實(shí)現(xiàn)H.264的編解碼。 本文對(duì)H.264協(xié)議主要算法進(jìn)行了研究，在基于ARM的EEliod平臺(tái)上利用WINCE嵌入式實(shí)時(shí)操作系統(tǒng)，通過EVC編譯環(huán)境，實(shí)現(xiàn)對(duì)Windows Visual C++下x264-060805代碼的編碼移植和對(duì)JM10.1的解碼移植。
上傳時(shí)間： 2013-06-09
上傳用戶：17854267178
uCOS-II在MSP430的移植功能詳細(xì)說明
上傳時(shí)間： 2013-06-21
上傳用戶：gaome
以VC++作為開發(fā)工具，運(yùn)用開源的計(jì)算機(jī)視覺庫OpenCv，采集圖像信息,進(jìn)行圖像處理,得到軌跡曲線的數(shù)據(jù),控制實(shí)驗(yàn)室UP6 機(jī)器人,使機(jī)器人手部跟蹤曲線的軌跡運(yùn)動(dòng)。在工業(yè)自動(dòng)化上有一定的價(jià)值。
標(biāo)簽： 曲線識(shí)別 中的應(yīng)用 機(jī)器人
上傳時(shí)間： 2013-07-12
上傳用戶：jjj0202
數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級(jí)芯片設(shè)計(jì)技術(shù)是當(dāng)前信息產(chǎn)業(yè)中最受關(guān)注的兩個(gè)方向。它們的交叉就是數(shù)字電視應(yīng)用中的一系列系統(tǒng)級(jí)芯片和超深亞微米專用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號(hào)處理前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計(jì)和開發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標(biāo)準(zhǔn)，已成為當(dāng)今世界高技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)，本文正是從這個(gè)交叉點(diǎn)上出發(fā)對(duì)DVB-H(Digital Video Broadcasting-Handheld)標(biāo)準(zhǔn)中所涉及的信道編碼和調(diào)制部分進(jìn)行了研究，重點(diǎn)分析了信道內(nèi)編碼部分的硬件優(yōu)化實(shí)現(xiàn)。本項(xiàng)目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設(shè)計(jì)和實(shí)現(xiàn)，系統(tǒng)所有FPGA硬件電路設(shè)計(jì)采用了Veillog HDL語言編寫。同時(shí)對(duì)清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標(biāo)準(zhǔn)中的相關(guān)技術(shù)做了對(duì)比。 本文首先對(duì)DVB．H以及COFDM的相關(guān)理論進(jìn)行介紹和研究。然后針對(duì)DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號(hào)交織)、星座映射、幀形成、OFDM調(diào)制的部分設(shè)計(jì)等。相應(yīng)地對(duì)DVB-H信道解碼解調(diào)器中的部分算法的FPGA設(shè)計(jì)的研究工作做了描述，包括符號(hào)解交織和比特解交織。同時(shí)對(duì)清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T外接收機(jī)中頻域和時(shí)域解交織模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)做了描述。 筆者在項(xiàng)目中完成的主要工作有： (1)與項(xiàng)目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對(duì)所負(fù)責(zé)的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號(hào)交織)、星座映射、幀形成、OFDM調(diào)制的算法進(jìn)行研究并加以優(yōu)化，建立軟件仿真模型，進(jìn)行FPGA設(shè)計(jì)，仿真和實(shí)現(xiàn)。
標(biāo)簽： DVBH FPGA 發(fā)射端 信道
上傳時(shí)間： 2013-06-10
上傳用戶：rockjablew
FPGA．技術(shù)在許多領(lǐng)域均有廣泛的應(yīng)用，特別是在無線通信領(lǐng)域里，越來越多的工程師在進(jìn)行數(shù)字集成電路的設(shè)計(jì)時(shí)選擇FPGA。而采用VHDL進(jìn)行設(shè)計(jì)輸入的設(shè)計(jì)方法有著不依賴器件，移植容易，能加快設(shè)計(jì)的特點(diǎn)。因而，VHDL。和FPGA器件結(jié)合，能大大提高設(shè)計(jì)的靈活性與效率，縮短了產(chǎn)品開發(fā)的周期，加快產(chǎn)品上市時(shí)間。 本課題來源于海信TETRA終端項(xiàng)目的一部分，設(shè)計(jì)并實(shí)現(xiàn)了TETRA終端基帶電路與射頻電路的接口模塊設(shè)計(jì)，內(nèi)容包括邏輯端口、SPI總線、VCO、旋鈕模塊以及時(shí)鐘／同步脈沖接口模塊的設(shè)計(jì)，實(shí)現(xiàn)了主處理器對(duì)外設(shè)的控制接口擴(kuò)展。本文首先詳細(xì)介紹了FPGA技術(shù)及其發(fā)展現(xiàn)狀和趨勢(shì)以及本課題所選用的現(xiàn)場(chǎng)可編程器件，同時(shí)較詳細(xì)的介紹了VHDL語言及特點(diǎn)以及開發(fā)所用到的ISE軟件。詳細(xì)論述了FPGA各接口模塊的設(shè)計(jì)、時(shí)序仿真波形的截取、FPGA的配置、各功能模塊的集成以及總體測(cè)試結(jié)果和結(jié)論。
標(biāo)簽： TETRA FPGA 中的應(yīng)用
上傳時(shí)間： 2013-07-04
上傳用戶：xoxoliguozhi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
