CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標簽： VerilogHDL Quartus CPLD 7128
上傳時間： 2013-09-03
上傳用戶：gaojiao1999
第一章 在Allegro 中準備好進行SI 仿真的PCB 板圖
標簽： Allegro PCB 仿真
上傳時間： 2013-09-04
上傳用戶：戀天使569
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
在EDA中，基于數(shù)字頻率合成器的FPGA實現(xiàn)
標簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶：hanli8870
差分信號（Differential Signal）在高速電路設(shè)計中的應(yīng)用越來越廣泛，差分線大多為電路中最關(guān)鍵的信號，差分線布線的好壞直接影響到PCB板子信號質(zhì)量。
標簽： Differential Allegro Signal 差分信號
上傳用戶：jennyzai
用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法
標簽： VHDL CPLD FPGA 語言
上傳時間： 2013-09-05
上傳用戶：life840315
DDS在現(xiàn)在運用月來越廣泛，在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。利用DDS技術(shù)可以很方便地實現(xiàn)多種信號。在FPGA上實現(xiàn)的DDS
標簽： DDS
上傳用戶：qwer0574
用VHDL語言在CPLD上實現(xiàn)串行通信
標簽： VHDL CPLD 語言 串行通信
上傳時間： 2013-09-06
上傳用戶：q3290766
在Allegro中等長設(shè)置的高級應(yīng)用\r\n――Memory部分等長設(shè)置
標簽： Allegro Memory 等長設(shè)置 分
上傳用戶：VRMMO
Allegro 里面如何在端接匹配的情況下調(diào)等長線
標簽： Allegro 端接 等長線
上傳用戶：gdgzhym
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
