少女频道在线观看高清 ,久久人体大尺度,国产91丝袜在线18

地址輸出

DVB信道編解碼算法研究與FPGA實現

隨著人們對于數字視頻和數字圖像的需求越來越大，數字電視廣播和手機電視迅速發展起來，但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中，無論是衛星傳輸，電纜傳輸還是地面傳輸都采用了信道編碼。本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法，利用對RAM讀寫地址的控制實現解卷積交織，這種方法控制電路簡單，實現速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。

標簽： FPGA DVB 信道編解碼

上傳時間： 2013-07-16

上傳用戶：372825274
基于ARM的家庭安防網關平臺底層構建

隨著信息產業和集成電路技術的進步，嵌入式應用領域得到了蓬勃和快速的發展。嵌入式應用開發的重要特點是滿足應用門類的多樣化需求，嵌入式應用的多樣化主要體現在目標機硬件平臺的多樣化，而硬件平臺的多樣化則對嵌入式系統平臺的底層構建提出了嚴格要求，因此不同硬件平臺底層構建研究是嵌入式開發中的一個重要問題。嵌入式軟硬件平臺的底層構建主要涉及以下幾個部分： 1、嵌入式開發環境構建，涉及交叉編譯環境、交叉調試環境等； 2、嵌入式硬件平臺構建，涉及硬件平臺選型、地址分配等； 3、U．Boot移植，涉及U-Boot啟動分析、移植分析等； 4、嵌入式操作系統移植，涉及uClinux內核結構、移植分析等； 5、驅動程序的開發，涉及硬件分析、Linux下驅動分析等；與此同時，安全防范系統作為現代化的安全警衛手段，近年來正越來越多地進入各個行業的各種應用領域，智能家居已經成為高科技發展必然的趨勢。另外，運營商寬帶網絡缺乏新的利潤增長點，在已有的寬帶網絡上開發新的業務迫在眉睫?；贏RM的家庭安防網關與局端設備相結合，配備無線報警信號自學習型編解碼收發模塊，完全解決了上述兩個問題。本文以多媒體綜合報警系統項目中的終端產品XXX型家庭安防網關為依托，以開發流程為主線，就ARM+uClinux嵌入式平臺給出了以上五個嵌入式開發過程中底層平臺構建的關鍵技術解決方案。正文中將依次介紹項目概述、目標硬件平臺分析、交叉開發環境構建以及U-Boot的移植、uClinux的移植和具體驅動程序的開發。

標簽： ARM 家庭安防網關底層

上傳時間： 2013-05-25

上傳用戶：李彥東
基于FPGA的JPEG編解碼芯片設計

近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.

標簽： FPGA JPEG 編解碼芯片設計

上傳時間： 2013-05-31

上傳用戶：yuying4000
基于ARM的智能家居控制系統的研究

Internet現已成為社會重要的信息流通渠道。嵌入式系統能夠連接到 Internet上面將信息傳送到幾乎世界上的任何一個地方。嵌入式設備與Internet的結合代表著嵌入式系統和網絡技術的真正未來。隨著IPv6的應用，設備都可能獲得一個全球唯一的IP地址，通過IP地址和互聯網相連成為一個網絡設備。因此隨著電子技術和Internet技術的發展使的家用電子電器產品步向智能化網絡化的智能家居方向。智能家居是集成微電子技術與控制技術當前嵌入式系統典型的代表。本文將嵌入式技術與電力載波通信協議X-10技術結合起來來實現智能家居控制系統，著重研究智能家居控制系統的核心一基于ARM核的智能家居網關軟硬件設計。智能家居網關是一個嵌入式WEB服務器，用戶通過登陸智能家居網關進而實現對智能家居網關的遠程控制操作，智能家居網關將接收到的用戶命令進行“翻譯”之后向家庭電力線發送X-10指令，實現對家庭設備的控制。本文首先分析基于ARM的智能家居控制系統的原理及X-10技術；然后給出具體基于ARM平臺的硬件電路設計，本文在以LPC2210為處理器實現智能家居控制系統的設計中，給出詳細設計步驟與過程。本系統主要電路包括有電源電路、鍵盤電路、LCD顯示電路、存儲電路、網口電路、及X-10電力載波電路等等；其次ARM平臺軟件實現是本文的一個重點。本文主要分三步來實現：第一步實現了在LPC2200系列處理器上的嵌入式操作系統uC/OS-Ⅱ的移植、第二步實現TCP/IP協議棧LWIP在嵌入式操作系統上的移植、第三步實現WEB服務器的組建以及應用軟件設計。最后系統在搭建完軟硬件平臺之后，進入調試結果環節。系統運行后本人使用本地示波器觀看波形，然后通過對波形的解析與X-10指令的對照來驗證基于ARM的智能家居控制系統的可行性，進而實現了X-10信息家電與Internet的互連控制。

標簽： ARM 智能家居控制系統

上傳時間： 2013-06-04

上傳用戶：WS Rye
基于FPGA的諧波分析儀

隨著各種非線性電力電子設備的大量應用，電網中的諧波污染日益嚴重。為了保證電力系統的安全經濟運行，保證電氣設備和用電人員的安全，治理電磁環境污染、維護綠色環境，研究實時、準確的電力諧波分析系統，對電網中的諧波進行實時檢測、分析和監控，都具有重要的理論和工程實際意義。目前實際應用的電力諧波分析系統大多是以單片機為核心組成。單片機運行速度慢，實時性較差，不能滿足實際應用中對系統實時性越來越高的要求。另外，單片機的地址線和數據線位數較少，這使得由單片機構成的電力諧波分析系統外圍電路龐大，系統的可靠性和可維護性上都大打折扣。本文首先研究了電力諧波的產生，危害及國內外研究現狀，對電力諧波檢測中常用的各種算法進行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統的特點，并分析比較了傳統測量諧波裝置和基于FPGA的新型諧波測量儀器的特性。綜述了可編程元器件的發展過程、主要工藝發展及目前的應用情況。然后，對整個諧波處理器系統的框架及結構進行描述，包括系統的功能結構分配，外圍硬件電路的結構及軟件設計流程。其后，針對系統外圍硬件電路、FFTIP核設計和SOPC系統的組建，進行詳細的分析與設計。系統采用NiosⅡ處理器核和FFT運算協處理器相結合的結構。FFT運算用專門的FFT運算協處理器核完成，使得系統克服的單片機系統實時性差和速度慢的缺點。FFTIP核采用現在ASIC領域的一種主流硬件描述語言VHDL進行編寫，采用順序的處理結構和IEEE浮點標準運算，具有系統簡單、占用硬件資源少和高運算精度的優點。諧波分析儀系統組建采用SOPC系統。SOPC系統具有可對硬件剪裁和添加的特點，使得系統的更簡單，應用面更廣，專用性更強的優點。最后，給出了對系統中各模塊進行仿真及系統生成的結果。

標簽： FPGA 諧波分析儀

上傳時間： 2013-04-24

上傳用戶：cy_ewhat
圖像采集與遠程傳輸系統的研究

嵌入式圖像采集、處理與傳輸系統具有體積小、穩定性高等優點，在智能交通、電力、通訊、計算機視覺等領域應用廣泛。隨著DSP技術的發展，在DSP上用軟件實現實時視頻壓縮成為數字視頻壓縮標準應用的亮點，這種應用比起專門的壓縮芯片更具有靈活性和升級潛力。本文主要研究一種基于DSP TMS320VC5402脫機視頻采集、壓縮編碼和視頻數據通信的方法和DSP外圍硬件系統設計。在本設計中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集；利用FPGA完成復雜且高速的邏輯控制及時序設計，完成DSP外擴RAM，Flash等高速硬件電路設計，同時完成DSP的地址譯碼電路，將采集的數字視頻信號存儲在DSP外擴存儲空間中；用FPGA基于N1OSⅡ來虛擬設計了I

標簽： 圖像采集遠程傳輸

上傳時間： 2013-07-02

上傳用戶：亞亞娟娟123
基于FPGA的嵌入式系統的設計

本論文來自于863項目基于光互連自組織內存服務體系(簡稱MemoryBox)。本文主要研究Memory Box系統中基于可重配置計算架構，軟硬件攜同設計方法，在XILINX VIRTEX 2 Pro FPGA上設計實現嵌入式系統。由于嵌入式系統是Memory Box工作的平臺，所以硬件應具有良好的擴展性、靈活性，軟件應具有優良的穩定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發板。嵌入式系統軟硬件開發平臺選用的是Xilinx EDK、ISE。內核移植所用的交叉開發工具鏈為powerpc-405-linux-gnu。該交叉開發工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。本論文主要包括三部分工作：首先是硬件設計，其核心是EDK和ISE設計的SOPC工程；然后是嵌入式LINUX內核移植與調試；最后完成存儲管理軟件的設計。完全用硬件實現系統要求的各種存儲管理功能極其困難。而通過移植內核，存儲管理軟件以運行在Linux內核上的應用軟件的形式實現了其功能。存儲管理軟件要解決共享沖突，負載均衡，遠程內存與本地內存的地址一致性以及對海量內存陣列的重新編址等問題，設計出較完善的Memory Box的存儲管理模型。

標簽： FPGA 嵌入式系統

上傳時間： 2013-06-11

上傳用戶：tyler
紋理映射算法研究與FPGA實現

紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。

標簽： FPGA 映射算法研究

上傳時間： 2013-04-24

上傳用戶：yxvideo
期刊論文：基于SCHMM非特定人關鍵詞檢出語音識別系統

·期刊論文：基于SCHMM非特定人關鍵詞檢出語音識別系統

標簽： SCHMM 論文語音識別系統

上傳時間： 2013-04-24

上傳用戶：xfbs821
用MATLAB曲線擬合工具箱計算藥物溶出度Weibull分布參數

·用MATLAB曲線擬合工具箱計算藥物溶出度Weibull分布參數

標簽： Weibull MATLAB 曲線擬合工具箱

上傳時間： 2013-05-24

上傳用戶：qulele