PCA算法處理iris數(shù)據(jù)，matlab實(shí)現(xiàn)
標(biāo)簽： matlab PCA 數(shù)據(jù) 可視化
上傳時(shí)間： 2020-04-15
上傳用戶：wangziming
C# 繪制直角坐標(biāo)系進(jìn)行數(shù)據(jù)可視化，有源碼供學(xué)習(xí)改機(jī)
上傳時(shí)間： 2020-12-03
上傳用戶：
針對(duì)科研設(shè)備管理難度較大的現(xiàn)象，為改善設(shè)備性能，提高利用率，設(shè)計(jì)了一套基于 ZigBee 的實(shí)驗(yàn)室電源管理系統(tǒng)，通過(guò)射頻卡完成人員信息的采集，由數(shù)據(jù)庫(kù)進(jìn)行信息管理，繼電器完成設(shè)備的開關(guān)控制。測(cè)試表明， 該系統(tǒng)能夠準(zhǔn)確完成設(shè)備的開關(guān)管理，且串口屏的設(shè)計(jì)也實(shí)現(xiàn)了實(shí)驗(yàn)室設(shè)備的可視化管理，相較于已有方案，其系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，成本低廉，能耗低，具有較好的應(yīng)用前景
標(biāo)簽： ZigBee 實(shí)驗(yàn)室 電源管理系統(tǒng)
上傳時(shí)間： 2021-07-28
上傳用戶：ankee1
這是一個(gè)VB6的ADDIN（外接程序），用于使用VB6開發(fā)工具直接拖放控件，直接可視化完成Python的TKinter的GUI布局和設(shè)計(jì)，可以在VB界面上設(shè)置控件的一些屬性，最終自動(dòng)生成必要的代碼（包括回調(diào)函數(shù)框架），代碼生成后僅需要在對(duì)應(yīng)的回調(diào)函數(shù)中增加相應(yīng)的邏輯功能代碼即可。
標(biāo)簽： tkinter-designer
上傳時(shí)間： 2021-09-25
上傳用戶：cdhigh
ROST Content Mining軟件簡(jiǎn)稱ROST CM軟件，即內(nèi)容挖掘分析軟件。它是由武漢大學(xué)沈陽(yáng)教授及其團(tuán)隊(duì)研發(fā)的,專門用來(lái)進(jìn)行文本內(nèi)容處理的一-款軟件。ROSTCM軟件具有分詞處理、高頻詞提取、情感分析、語(yǔ)義網(wǎng)絡(luò)分析、流量分析、可視化分析等一系列功能，一經(jīng)推出便受到社會(huì)和學(xué)界的廣泛關(guān)注。截至目前已有眾多學(xué)者、科研人員和學(xué)生等群體紛紛使用這一分析工具展開了相應(yīng)研究。
標(biāo)簽： ROSTCM
上傳時(shí)間： 2021-12-26
上傳用戶：
通 用 測(cè) 試 系 統(tǒng) 能 夠適 應(yīng) 多 樣 化 的 儀 器 控 制 方 式 以 及 通 信 方 式 ，實(shí) 現(xiàn) 測(cè) 量 儀 器 的 通 用 化控 制 ，減 輕 測(cè) 試 人 員 的 測(cè) 試 壓 力， 提 高測(cè) 試 效 率 ； 該 系 統(tǒng) 基 于 安 捷 倫 的 多 種 測(cè) 量 儀 器 ， 以 VISA_COM技 術(shù) 和 SCPI 儀 器 控 制 語(yǔ) 言 為 重 要 支 撐；結(jié) 合 模 塊 化 的 方 法 進(jìn) 行 開 發(fā)系 統(tǒng) 通 過(guò) 對(duì) GPIB、USB和LAN等 多 種 形 式 通 信 接 口 的 靈 活 調(diào) 度 實(shí) 現(xiàn) 對(duì) 測(cè) 量 儀 器 的 控制以 及 控 制 命令 和 實(shí) 驗(yàn)數(shù) 據(jù) 的 傳 輸，并 具 有 處 理 和可視 化 實(shí) 驗(yàn) 數(shù) 據(jù) 的 能 力 ； 系 統(tǒng)接 口 形 式 多 樣 、人 機(jī) 交 互 友 好 、擴(kuò) 展 性 好 ，降 低 了 測(cè) 量 儀 器 的 使 用 復(fù)雜 度 ，簡(jiǎn) 化 了 測(cè) 量 流 程，提 高 了 測(cè) 試 效 率 ，為 各 型 號(hào) 測(cè) 試 工 作 提供 了 較 好 的 支 持 。
標(biāo)簽： visa 測(cè)量?jī)x器
上傳時(shí)間： 2022-01-16
上傳用戶：
1. 引言2. 概述3.3.1 100Mbps 以上的邊緣速率3.3.2 99.999% 高可靠性和≤ 1ms 的超低時(shí)延3.3.3 1 個(gè)連接/ 平方米3.3.4 其他3.3.5 小結(jié)4.1.1 高頻組網(wǎng)傳播損耗與穿透損耗大，室外覆蓋室內(nèi)難4.1.2 無(wú)源分布式天線系統(tǒng)演進(jìn)難、綜合損耗大、互調(diào)干擾大3.1 5G 三大業(yè)務(wù)類型3.2 室內(nèi)5G 業(yè)務(wù)及特征3.3 室內(nèi)5G 業(yè)務(wù)對(duì)網(wǎng)絡(luò)的需求4.2 多樣化的業(yè)務(wù)要求網(wǎng)絡(luò)具備更大的彈性容量4.3 行業(yè)應(yīng)用要求網(wǎng)絡(luò)具備極高可靠性4.4 四代共存網(wǎng)絡(luò)及新業(yè)務(wù)發(fā)展要求網(wǎng)絡(luò)具有高效運(yùn)維、智能運(yùn)營(yíng)能力4.5 小結(jié)5.1 組網(wǎng)策略： 高中低頻分層組網(wǎng)，提供更大容量5.2 MIMO 選擇策略：標(biāo)配4T4R，提供更好的用戶體驗(yàn)5.3 方案選擇策略：大容量數(shù)字化方案是必然選擇5.4 容量策略：彈性容量，靈活按需滿足業(yè)務(wù)需求5.5 可靠性策略：面向5G 業(yè)務(wù)的可靠性設(shè)計(jì)5.6 部署策略：端到端數(shù)字化部署，奠定網(wǎng)絡(luò)運(yùn)維和運(yùn)營(yíng)的基礎(chǔ)5.7 網(wǎng)絡(luò)運(yùn)維策略：可視化運(yùn)維，實(shí)現(xiàn)室內(nèi)5G 網(wǎng)絡(luò)可管可控5.8 網(wǎng)絡(luò)運(yùn)營(yíng)策略：基于網(wǎng)絡(luò)運(yùn)營(yíng)平臺(tái)，支撐室內(nèi)5G 網(wǎng)絡(luò)智能運(yùn)營(yíng)5.9 小結(jié)
上傳時(shí)間： 2022-01-30
上傳用戶：qdxqdxqdxqdx
這是我在做大學(xué)教授期間推薦給我學(xué)生的一本書，非常好，適合入門學(xué)習(xí)。《python深度學(xué)習(xí)》由Keras之父、現(xiàn)任Google人工智能研究員的弗朗索瓦?肖萊（Franc?ois Chollet）執(zhí)筆，詳盡介紹了用Python和Keras進(jìn)行深度學(xué)習(xí)的探索實(shí)踐，包括計(jì)算機(jī)視覺、自然語(yǔ)言處理、產(chǎn)生式模型等應(yīng)用。書中包含30多個(gè)代碼示例，步驟講解詳細(xì)透徹。作者在github公布了代碼，代碼幾乎囊括了本書所有知識(shí)點(diǎn)。在學(xué)習(xí)完本書后，讀者將具備搭建自己的深度學(xué)習(xí)環(huán)境、建立圖像識(shí)別模型、生成圖像和文字等能力。但是有一個(gè)小小的遺憾：代碼的解釋和注釋是全英文的，即使英文水平較好的朋友看起來(lái)也很吃力。本人認(rèn)為，這本書和代碼是初學(xué)者入門深度學(xué)習(xí)及Keras最好的工具。作者在github公布了代碼，本人參照書本，對(duì)全部代碼做了中文解釋和注釋，并下載了代碼所需要的一些數(shù)據(jù)集（尤其是“貓狗大戰(zhàn)”數(shù)據(jù)集），并對(duì)其中一些圖像進(jìn)行了本地化，代碼全部測(cè)試通過(guò)。（請(qǐng)按照文件順序運(yùn)行，代碼前后有部分關(guān)聯(lián)）。以下代碼包含了全書約80%左右的知識(shí)點(diǎn)，代碼目錄：2.1: A first look at a neural network（ 初識(shí)神經(jīng)網(wǎng)絡(luò)）3.5: Classifying movie reviews（電影評(píng)論分類：二分類問(wèn)題）3.6: Classifying newswires（新聞分類：多分類問(wèn)題 ）3.7: Predicting house prices（預(yù)測(cè)房?jī)r(jià)：回歸問(wèn)題）4.4: Underfitting and overfitting（ 過(guò)擬合與欠擬合）5.1: Introduction to convnets（卷積神經(jīng)網(wǎng)絡(luò)簡(jiǎn)介）5.2: Using convnets with small datasets（在小型數(shù)據(jù)集上從頭開始訓(xùn)練一個(gè)卷積網(wǎng)絡(luò)）5.3: Using a pre-trained convnet（使用預(yù)訓(xùn)練的卷積神經(jīng)網(wǎng)絡(luò)）5.4: Visualizing what convnets learn（卷積神經(jīng)網(wǎng)絡(luò)的可視化）
標(biāo)簽： python 深度學(xué)習(xí)
上傳時(shí)間： 2022-01-30
上傳用戶：
斯坦福大學(xué)-深度學(xué)習(xí)基礎(chǔ)教程.pdfUFLDL教程 From Ufldl 說(shuō)明：本教程將闡述無(wú)監(jiān)督特征學(xué)習(xí)和深入學(xué)習(xí)的主要觀點(diǎn)。通過(guò)學(xué)習(xí)，你也將實(shí)現(xiàn)多個(gè)功能 學(xué)習(xí)/深度學(xué)習(xí)算法，能看到它們?yōu)槟愎ぷ?，并學(xué)習(xí)如何應(yīng)用/適應(yīng)這些想法到新問(wèn)題上。 本教程假定機(jī)器學(xué)習(xí)的基本知識(shí)（特別是熟悉的監(jiān)督學(xué)習(xí)，邏輯回歸，梯度下降的想法），如果 你不熟悉這些想法，我們建議你去這里 機(jī)器學(xué)習(xí)課程 (http://openclassroom.stanford.edu/MainFolder/CoursePage.php? course=MachineLearning) ，并先完成第II，III，IV章（到邏輯回歸）。 稀疏自編碼器 神經(jīng)網(wǎng)絡(luò) 反向傳導(dǎo)算法 梯度檢驗(yàn)與高級(jí)優(yōu)化 自編碼算法與稀疏性 可視化自編碼器訓(xùn)練結(jié)果 稀疏自編碼器符號(hào)一覽表 Exercise:Sparse Autoencoder 矢量化編程實(shí)現(xiàn) 矢量化編程 邏輯回歸的向量化實(shí)現(xiàn)樣例 神經(jīng)網(wǎng)絡(luò)向量化 Exercise:Vectorization
標(biāo)簽： 深度學(xué)習(xí)
上傳時(shí)間： 2022-03-27
上傳用戶：kingwide
FPGA開發(fā)全攻略(下冊(cè)) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營(yíng)銷經(jīng)理Xilinx, Inc. brian.jackson@xilinx.com 對(duì)于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O 引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型 FPGA 器件和高級(jí) BGA 封裝確定 I/O 引腳配置或布局方案越來(lái)越困難。 但是組合運(yùn)用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項(xiàng)艱巨的設(shè)計(jì)挑戰(zhàn)，即可能幫助設(shè)計(jì)快速完成，也有可能造 成設(shè)計(jì)失敗。 在此過(guò)程中必須平衡 FPGA 和 PCB 兩方面的要求，同時(shí)還要并行完成兩者的設(shè)計(jì)。 如果僅僅針 對(duì) PCB 或 FPGA 進(jìn)行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計(jì)問(wèn)題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點(diǎn)和相關(guān)資源。 不幸的是，到今天為止還沒有單個(gè)工具或方法能夠同時(shí)滿足所有這些協(xié)同設(shè)計(jì)需求。 然而，可以結(jié)合不同的技術(shù)和策略來(lái)優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計(jì)工 具來(lái)發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設(shè)計(jì)套件 10.1 版中包含了 PinAhead。 賽靈思公司開發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù) PCB 和 FPGA 設(shè)計(jì)要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開始各自的設(shè)計(jì)流程。 如果在設(shè)計(jì)流程的后期由 于 PCB 布線或內(nèi)部 FPGA 性能問(wèn)題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問(wèn)題通常也已經(jīng)局部化了，只需要 在 PCB 或 FPGA 設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
標(biāo)簽： FPGA開發(fā)全攻略
上傳時(shí)間： 2022-03-28
上傳用戶：默默
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
