1. RS-232-C 詳解 22. 串口通信基本接線方法 123. 串口通訊的概念及接口電路 134. 有關RS232和RS485接口的問答 145. 同步通信方式 166. 通信協議197. 實戰串行通訊258. 全雙工和半雙工方式 339. 淺析PC 機串口通訊流控制 3410. 奇偶校驗 3511. 開發通信軟件的技術與技巧 3612. 接口技術的基本知識 4113. 一個單片機串行數據采集/傳輸模塊的設計 4414. 單工、半雙工和全雙工的定義 4815. 從RS232 端口獲得電源4916. 串行同步通信的應用5017. 串行通信波特率的一種自動檢測方法5318. RS-232、RS-422 與RS-485 標準及應用5619. 串口泵 6串行通信接口標準經過使用和發展，目前已經有幾種。但都是在RS-232標準的基礎上經過改進而形成的。所以，以RS-232C為主來討論。RS-323C 標準是美國EIA(電子工業聯合會）與BELL等公司一起開發的1969 年公布的通信協議。它適合于數據傳輸速率在0～20000b/s 范圍內的通信。這個標準對串行通信接口的有關問題，如信號線功能、電器特性都作了明確規定。由于通行設備廠商都生產與RS-232C制式兼容的通信設備，因此，它作為一種標準，目前已在微機通信接口中廣泛采用。在討論RS-232C 接口標準的內容之前，先說明兩點：首先，RS-232-C標準最初是遠程通信連接數據終端設備DTE(Data Terminal Equipment)與數據通信設備DCE（Data Communication Equipment)而制定的。因此這個標準的制定，并未考慮計算機系統的應用要求。但目前它又廣泛地被借來用于計算機（更準確的說，是計算機接口）與終端或外設之間的近端連接標準。顯然，這個標準的有些規定及和計算機系統是不一致的，甚至是相矛盾的。有了對這種背景的了解，我們對RS-232C標準與計算機不兼容的地方就不難理解了。其次，RS-232C 標準中所提到的“發送”和“接收”，都是站在DTE 立場上，而不是站在DCE 的立場來定義的。由于在計算機系統中，往往是CPU 和I/O設備之間傳送信息，兩者都是DTE，因此雙方都能發送和接收。
上傳時間： 2013-11-21
上傳用戶：crazyer
這是一本關于Intel 80C51 以及廣大的51 系列單片機的書這本書介紹給讀者一些新的技術使你的8051 工程和開發過程變得簡單請注意這本書的目的可不是教你各種8051 嵌入式系統的解決方法為使問題討論更加清晰在適當的地方給出了程序代碼我們以討論項目的方法來說明每章碰到的問題所有的代碼都可在附帶的光盤上找到你必須熟系C 和8051 匯編因為本書不是一本C 和匯編的指導書你可以買到不少關于ANSI C 的書最佳選擇當然是Intel的數據書可從你的芯片供應商處免費索取和隨編譯工具附送的手冊附送光盤中有我為這本書編寫和收集的程序這些程序已經通過測試這并不意味著你可以隨時把這些程序加到你的應用系統或工程中有些地方必須首先經過修改才能結合到你的程序中這本書將教你充分使用你的工具如果你只有8051 的匯編程序你也可以學習該書和使用這些例子但是你必須把C 語言的程序裝入你的匯編程序中這對懂得C 語言和8051匯編程序指令的人來說并不是一件困難的事如果你有C 編譯器的話那恭喜你使用C 語言進行開發是一個好的決定你會發現使用C 進行開發將使你的工程開發和維護的時間大大減少如果你已經擁有Keil C51 那你已經選擇了一個非常好的開發工具我發現Keil 軟件包能夠提供最好的支持本書支持Keil C 的擴展如果你有其它的開發工具像Archimedes 和Avocet 這本書也能很好地為你服務但你必須根據你所用的開發工具改變一些Keil 的特殊指令在書的一些地方有硬件圖實例程序在這些硬件上運行這些圖繪制地不是很詳細主要是方框圖但足以使讀者明白軟件和硬件之間的接口讀者應該把這本書看成工具書而不是用來學習各種系統設計通過本書你可以了解給定一定的硬件和軟件設計之后8051 的各種性能希望你能從本書中獲取靈感并有助于你的設計使你豁然開朗當然我希望你也能夠從本書中學到有用的知識使之能夠提升你的設計 8051 系列微處理器基于簡化的嵌入式控制系統結構被廣泛應用于從軍事到自動控制再到PC 機上的鍵盤上的各種應用系統上僅次于Motorola 68HC11 在 8 位微控制器市場上的銷量很多制造商都可提供8051 系列單片機像Intel Philips Siemens 等這些制造商給51 系列單片機加入了大量的性能和外部功能像I2C 總線接口模擬量到數字量的轉換看門狗PWM 輸出等不少芯片的工作頻率達到40M 工作電壓下降到1.5V 基于一個內核的這些功能使得8051 單片機很適合作為廠家產品的基本構架它能夠運行各種程序而且開發者只需要學習這一個平臺8051 系列的基本結構如下1 一個8 位算術邏輯單元2 32 個I/O 口4 組8 位端口可單獨尋址3 兩個16 位定時計數器4 全雙工串行通信5 6 個中斷源兩個中斷優先級6 128 字節內置RAM7 獨立的64K 字節可尋址數據和代碼區每個8051 處理周期包括12 個振蕩周期每12 個振蕩周期用來完成一項操作如取指令和計算指令執行時間可把時鐘頻率除以12 取倒數然后指令執行所須的周期數因此如果你的系統時鐘是11.059MHz 除以12 后就得到了每秒執行的指令個數為921583條指令取倒數將得到每條指令所須的時間1.085ms
上傳時間： 2013-11-09
上傳用戶：chenlong
單片機原理與應用《課程簡介》：單片機已成為電子系統中進行數據采集、信息處理、通信聯絡和實施控制的重要器件。通常利用單片機技術在各種系統、儀器設備或裝置中，形成嵌入式智能系統或子系統。因此，單片機技術是電類專業特別是電子信息類學生必須具備的基本功。本課程以51系列單片機為模型，主要向學生介紹單片機的基本結構、工作原理、指令系統與程序設計、系統擴展與工程應用。作為微機原理與接口技術的后續課程，本課程強調實踐環節，側重系統構成與應用設計。力求通過實踐環節，軟、硬結合，培養初步的單片機開發能力，并使其前導課程講授的基本概念得到綜合與深化。由于課時的限制，綜合性的應用設計安排在后續課程《微機應用系統設計》中進行。 課 程 內 容：第一章 單片微型計算機概述單片機的發展與應用 MCS-51系列單片機簡介第二章 MCS-51系列單片機結構MCS-51單片機基本結構 CPU 時序簡介 存儲器空間結構 片內RAM與SFR時鐘電路與復位電路 并行I/O口與總線擴展第三章 MCS-51單片機指令系統指令系統簡介數據傳送指令 數據處理指令 位處理指令 程序控制指令匯編語言程序設計方法 程序調試的常用方法第四章 SCB-I 單片單板機SCB-I 單片單板機結構簡介 監控系統簡介SCB-I 單片單板機的基本操作 第五章 單片機常用接口電路的軟、硬件設計LED顯示接口電路與應用編程鍵盤接口電路與應用編程計數器/定時器工作原理及其應用編程MCS-51中斷系統及其應用編程8255擴展并行接口及其應用編程串行通信接口及其應用編程A/D與D/A轉換接口及其應用編程*第六章 單片機應用系統設計舉例第七章 單片機開發工具簡介* 加“*”為選講內容教學要求：1、 了解單片機的一般性概念及單片機技術的發展。2、 掌握51系列單片機的基本結構與工作原理。3、 掌握51系列單片機的指令系統與程序設計的基本方法。4、 以單片單板機為樣板，掌握51系列單片機的系統擴展設計。5、 通過實驗，掌握單片機常用接口電路的軟硬件設計及其應用。6、 以上為本課程的基本要求。作為提高要求，對有能力、有興趣的學生，若能較快地完成基本實驗，可在規定課時內安排有一定難度的綜合性實驗，以提高其應用設計的能力。 課時安排和考核方式：1、 講課40學時，實驗20學時，課內外學時比 1:2 ；（實驗從第七周開始，7個基本實驗，選做1個綜合實驗）2、 考核方式平時考查 20實驗考核 40（含實驗過程、實驗驗收與實驗報告）期末筆試 40參考書：《MCS-51單片機應用設計》 張毅剛 等編 哈爾濱工業大學出版社《MCS-51系列單片機原理及應用》 孫涵芳 徐愛卿 編著 北京航空航天大學出版社《單片微機與測控技術》 趙秀菊 等編 東南大學出版社《單片微型機原理、應用與實驗》 張友德 等編 復旦大學出版社 《單片機實驗》 肖璋 雷兆宜 編 暨南大學講義
上傳時間： 2014-01-08
上傳用戶：417313137
SM-IIC/2051 模塊用戶說明簡介：SM-IIC/2051 是一個基于2051 單片機的I2C 總線控制模塊。上位機接口可直接與PC的RS232 連接，下位機可實現對應用電路中I2C 控制總線的連接，塊內設置2K 的FLASH 存儲器，可存儲用戶I2C 初始化數據。模塊采用2051 單片機，使電路簡單可靠。型號：SM-IIC/2051名稱：I2C 數據控制模塊功能：RS232 串行信號與I2C 數據轉換 接口說明：編號信號標志信號名稱規格備注CK1-1 VCC 供電+5VCK1-2 VCC 供電+5VCK1-3 GND 地GroundCK1-4 GND 地GroundCK2-1 TOUT 串口輸出RS232CK2-2 RIN 串口輸入RS232CK2-3 GND 地GroundCK2-4 GND 地Ground編號信號標志信號名稱規格備注CK3-1 GND 地GroundCK3-2 SCL I2C 時鐘TTLCK3-3 SDA I2C 數據TTLCK3-4 GND 地GroundCK3-5 P1.2 PI/O 端口TTLCK3-6 P1.3 PI/O 端口TTLCK3-7 P1.4 PI/O 端口TTLCK3-8 P1.5 PI/O 端口TTLCK3-9 P1.6 PI/O 端口TTLCK3-10 P1.7 PI/O 端口TTLCK3-11 P3.7 PI/O 端口TTLCK3-12 T1 定時端口TTLCK3-13 T0 定時端口TTLCK3-14 INT1 中斷端口TTLCK3-15 INT0 中斷端口TTLCK3-16 GND 地Ground
上傳時間： 2013-11-18
上傳用戶：爺的氣質
C8051Fxxx 系列單片機是完全集成的混合信號系統級芯片，具有與8051 兼容的微控制器內核，與MCS-51 指令集完全兼容。除了具有標準8052 的數字外設部件之外，片內還集成了數據采集和控制系統中常用的模擬部件和其它數字外設及功能部件。參見表1.1 的產品選擇指南可快速查看每個MCU 的特性。 MCU 中的外設或功能部件包括模擬多路選擇器、可編程增益放大器、ADC、DAC、電壓比較器、電壓基準、溫度傳感器、SMBus/ I2C、UART、SPI、可編程計數器/定時器陣列（PCA）、定時器、數字I/O 端口、電源監視器、看門狗定時器（WDT）和時鐘振蕩器等。所有器件都有內置的FLASH 程序存儲器和256 字節的內部RAM，有些器件內部還有位于外部數據存儲器空間的RAM，即XRAM。C8051Fxxx 單片機采用流水線結構，機器周期由標準的12 個系統時鐘周期降為1 個系統時鐘周期，處理能力大大提高，峰值性能可達25MIPS。C8051Fxxx 單片機是真正能獨立工作的片上系統（SOC）。每個MCU 都能有效地管理模擬和數字外設，可以關閉單個或全部外設以節省功耗。FLASH 存儲器還具有在系統重新編程能力，可用于非易失性數據存儲，并允許現場更新8051 固件。應用程序可以使用MOVC 和MOVX 指令對FLASH 進行讀或改寫，每次讀或寫一個字節。這一特性允許將程序存儲器用于非易失性數據存儲以及在軟件控制下更新程序代碼。片內JTAG 調試支持功能允許使用安裝在最終應用系統上的產品MCU 進行非侵入式（不占用片內資源）、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器，支持斷點、單步、運行和停機命令。在使用JTAG 調試時，所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍（-45℃到+85℃）內用2.7V-3.6V（F018/019 為2.8V-3.6V）的電壓工作。端口I/O、/RST 和JTAG 引腳都容許5V 的輸入信號電壓。
上傳時間： 2013-11-14
上傳用戶：jiangshandz
單片機應用系統抗干擾技術:第1章 電磁干擾控制基礎. 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設計3 1.2.3 電磁兼容性常用術語4 1.2.4 電磁兼容性標準6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數模型9 1.4.2 分布參數模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導耦合14 1.5.2 感應耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠場耦合）15 1.6 單片機應用系統電磁干擾控制的一般方法16 第2章 數字信號耦合與傳輸機理 2.1 數字信號與電磁干擾18 2.1.1 數字信號的開關速度與頻譜18 2.1.2 開關暫態電源尖峰電流噪聲22 2.1.3 開關暫態接地反沖噪聲24 2.1.4 高速數字電路的EMI特點25 2.2 導線阻抗與線間耦合27 2.2.1 導體交直流電阻的計算27 2.2.2 導體電感量的計算29 2.2.3 導體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數學描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復性與阻抗匹配44 2.4 數字信號傳輸過程中的畸變45 2.4.1 信號傳輸的入射畸變45 2.4.2 信號傳輸的反射畸變46 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設計59 3.1.1 元件的選擇準則59 3.1.2 元件的降額設計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數字集成電路的抗干擾性能78 3.5.4 CMOS數字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術 4.1 屏蔽技術88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設計要點113 4.2 接地技術114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結構164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結構165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應用168 4.7 信號線間的串擾及抑制169 4.7.1 線間串擾分析169 4.7.2 線間串擾的抑制173 4.8 信號線的選擇與敷設174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導線的阻抗分析175 4.8.4 信號線的敷設176 4.9 漏電干擾的防止措施177 4.10 抑制數字信號噪聲常用硬件措施177 4.10.1 數字信號負傳輸方式178 4.10.2 提高數字信號的電壓等級178 4.10.3 數字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應用系統186 5.1.2 低功耗單片機最小應用系統187 5.2 總線的可靠性設計191 5.2.1 總線驅動器191 5.2.2 總線的負載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數字輸入端的噪聲抑制194 5.3.3 數字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復位電路設計201 5.6.1 復位電路RC參數的選擇201 5.6.2 復位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復位205 5.7 單片機系統的中斷保護問題205 5.7.1 80C51單片機的中斷機構205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數據掉電保護207 5.8.1 片內RAM數據保護207 5.8.2 利用雙片選的外RAM數據保護207 5.8.3 利用DS1210實現外RAM數據保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術215 5.9.1 由單穩態電路實現看門狗電路216 5.9.2 利用單片機片內定時器實現軟件看門狗217 5.9.3 軟硬件結合的看門狗技術219 5.9.4 單片機內配置看門狗電路221 5.10 微處理器監控器223 5.10.1 微處理器監控器MAX703～709/813L223 5.10.2 微處理器監控器MAX791227 5.10.3 微處理器監控器MAX807231 5.10.4 微處理器監控器MAX690A/MAX692A234 5.10.5 微處理器監控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數字電位器及其應用336 6.7.1 非易失性數字電位器x9221336 6.7.2 非易失性數字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉換器芯片提供基準電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設計 7.1 D/A、A/D轉換器的干擾源357 7.2 D/A轉換原理及抗干擾分析358 7.2.1 T型電阻D/A轉換器359 7.2.2 基準電源精度要求361 7.2.3 D/A轉換器的尖峰干擾362 7.3 典型D/A轉換器與單片機接口363 7.3.1 并行12位D/A轉換器AD667363 7.3.2 串行12位D/A轉換器MAX5154370 7.4 D/A轉換器與單片機的光電接口電路377 7.5 A/D轉換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉換器MAX 197394 7.6.3 雙積分式A/D轉換器5G14433399 7.6.4 V/F轉換器AD 652在A/D轉換器中的應用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關配置與抗干擾技術413 7.9 D/A、A/D轉換器的電源、接地與布線416 7.10 精密基準電壓電路與噪聲抑制416 7.10.1 基準電壓電路原理417 7.10.2 引腳可編程精密基準電壓源AD584418 7.10.3 埋入式齊納二極管基準AD588420 7.10.4 低漂移電壓基準MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準電路430 第8章 功率接口與抗干擾設計 8.1 功率驅動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發雙向晶閘管驅動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅動接口438 8.2.2 繼電器—接觸器輸出驅動電路439 8.2.3 光電耦合器—晶閘管輸出驅動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負載的接口電路441 8.2.6 單片機與大功率三相負載間的接口電路442 8.3 感性負載電路噪聲的抑制442 8.3.1 交直流感性負載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發的幾種形式445 8.3.3 利用晶閘管抑制感性負載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態繼電器451 8.5.1 固態繼電器的原理和結構451 8.5.2 主要參數與選用452 8.5.3 交流固態繼電器的使用454 第9章 人機對話單元配置與抗干擾設計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構造與特點458 9.3 LED的驅動方式459 9.3.1 采用限流電阻的驅動方式459 9.3.2 采用LM317的驅動方式460 9.3.3 串聯二極管壓降驅動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅動器ICM 7218B463 9.4.2 串行LED顯示驅動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態顯示接口的抗干擾502 9.5.2 LED動態顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術508 9.6.1 并行打印機標準接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設計510 9.6.4 提高數據傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯型直流穩壓電源配置與抗干擾556 10.7.3 集成穩壓器使用中的保護557 10.8 開關電源干擾的抑制措施559 10.8.1 開關噪聲的分類559 10.8.2 開關電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關消除瞬態干擾設計方案564 第11章 印制電路板的抗干擾設計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標準與電性能571 11.1.4 覆銅板的主要特點和應用583 11.2 印制板布線設計基礎585 11.2.1 印制板導線的阻抗計算585 11.2.2 PCB布線結構和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設計590 11.3.1 降低接地阻抗的設計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串擾控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結構與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復處理程序613 12.4.1 上電標志設定614 12.4.2 RAM中數據冗余保護與糾錯616 12.4.3 軟件復位與中斷激活標志617 12.4.4 程序失控后恢復運行的方法618 12.5 數字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關量輸入/輸出軟件抗干擾設計629 12.7.1 開關量輸入軟件抗干擾措施629 12.7.2 開關量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
上傳時間： 2013-10-20
上傳用戶：xdqm
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
結合坐標采集和處理在新型激光光幕靶中的應用，針對傳統激光光幕靶處理器I/O緊缺、處理速度慢、存在錯報、漏報，無法測試子彈連發坐標等問題，提出了一種以FPGA為核心的坐標采集和處理系統的設計方法。設計中采用了自頂向下的設計方法，將該系統依據邏輯功能劃分為3個模塊，并在ISE 14.1和Modelsim中進行設計、編譯、仿真，最后的仿真結果表明該系統能夠很好地采集到子彈的坐標。
上傳時間： 2013-12-19
上傳用戶：haoxiyizhong
Actel、Altera、Lattice Semiconductor和Xilinx是目前業界最主要的四大FPGA供應商，為了 幫助中國的應用開發工程師更深入地了解FPGA的具體設計訣竅，我們特別邀請到了Altera系統應用 工程部總監Greg Steinke、Xilinx綜合方法經理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產品應用工程部高級經理Chris Stinson、Xilinx IP解決方案工程部總 監Mike Frasier、Lattice Semiconductor應用工程部總監Bertrand Leigh和軟件產品規劃經理Mike Kendrick、Actel公司硅產品市場總監Martin Mason和應用高級經理Jonathan Alexander為大家傳經 授道。 他們將就一系列大家非常關心的關鍵設計問題發表他們的獨到見解，包括：什么是目前FPGA應用工 程師面對的最主要設計問題？如何解決？當開始一個新的FPGA設計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結構化ASIC之間進行抉擇？(下)">結構化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-11-09
上傳用戶：xinshou123456
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
