亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于二級文件管理系統

  • 基于LM393A設計的觸摸延時控制電路ALIUTM硬件原理圖+PCB文件 2層板設計 大小為18x4

    基于LM393A設計的觸摸延時控制電路ALIUTM硬件原理圖+PCB文件,2層板設計,大小為18x46mm,Altium Designer 設計的工程文件,包括原理圖及PCB文件,可以用Altium(AD)軟件打開或修改,可作為你的產品設計的參考。

    標簽: lm393a 觸摸控制電路

    上傳時間: 2021-11-17

    上傳用戶:

  • 基于FPGA設計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明

    基于FPGA設計的字符VGA  LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中,再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;wire                            osd_hs;wire                            osd_vs;wire                            osd_de;wire[7:0]                       osd_r;wire[7:0]                       osd_g;wire[7:0]                       osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r  = osd_r[7:3]; //discard low bit dataassign vga_out_g  = osd_g[7:2]; //discard low bit dataassign vga_out_b  = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0                (clk                        ), .c0                    (video_clk                  ));color_bar color_bar_m0( .clk                   (video_clk                  ), .rst                   (~rst_n                     ), .hs                    (video_hs                   ), .vs                    (video_vs                   ), .de                    (video_de                   ), .rgb_r                 (video_r                    ), .rgb_g                 (video_g                    ), .rgb_b                 (video_b                    ));osd_display  osd_display_m0( .rst_n                 (rst_n                      ), .pclk                  (video_clk                  ), .i_hs                  (video_hs                   ), .i_vs                  (video_vs                   ), .i_de                  (video_de                   ), .i_data                ({video_r,video_g,video_b}  ), .o_hs                  (osd_hs                     ), .o_vs                  (osd_vs                     ), .o_de                  (osd_de                     ), .o_data                ({osd_r,osd_g,osd_b}        ));endmodule

    標簽: fpga vga lcd

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 DR

    基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數據寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ps/1psmodule top(input                        clk,input                        rst_n,output[1:0]                  led,output                       sdram_clk,     //sdram clockoutput                       sdram_cke,     //sdram clock enableoutput                       sdram_cs_n,    //sdram chip selectoutput                       sdram_we_n,    //sdram write enableoutput                       sdram_cas_n,   //sdram column address strobeoutput                       sdram_ras_n,   //sdram row address strobeoutput[1:0]                  sdram_dqm,     //sdram data enable output[1:0]                  sdram_ba,      //sdram bank addressoutput[12:0]                 sdram_addr,    //sdram addressinout[15:0]                  sdram_dq       //sdram data);parameter MEM_DATA_BITS          = 16  ;        //external memory user interface data widthparameter ADDR_BITS              = 24  ;        //external memory user interface address widthparameter BUSRT_BITS             = 10  ;        //external memory user interface burst widthparameter BURST_SIZE             = 128 ;        //burst sizewire                             wr_burst_data_req;       // from external memory controller,write data request ,before data 1 clockwire                             wr_burst_finish;         // from external memory controller,burst write finish

    標簽: fpga sdram verilog quartus

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

    基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r  = video_r[7:3]; //discard low bit dataassign vga_out_g  = video_g[7:2]; //discard low bit dataassign vga_out_b  = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule

    標簽: fpga vga顯示 verilog quartus

    上傳時間: 2021-12-19

    上傳用戶:kingwide

  • 基于NVivo軟件的文件分析和應用

    基于NVivo軟件的文件分析和應用這是一份非常不錯的資料,歡迎下載,希望對您有幫助!

    標簽: nvivo 軟件

    上傳時間: 2021-12-25

    上傳用戶:

  • 基于Android的藍牙文件傳輸

    基于Android的藍牙文件傳輸這是一份非常不錯的資料,歡迎下載,希望對您有幫助!

    標簽: android 藍牙文件傳輸

    上傳時間: 2021-12-29

    上傳用戶:

  • 基于ESP8285設計的WiFi模塊的滿載開發板(PCB文件)

    基于ESP8285設計的WiFi模塊的滿載開發板(PCB文件)基于ESP8285設計的WiFi模塊的滿載開發板(PCB文件)

    標簽: esp8285 wifi

    上傳時間: 2022-01-22

    上傳用戶:

  • 基于藍牙接收模塊的TPA3110音頻功放板ALTIUM 設計硬件原理圖+PCB+封裝庫文件

    基于藍牙接收模塊的TPA3110音頻功放板ALTIUM 設計硬件原理圖+PCB+封裝庫文件,采用TPA3110數字功放芯片,功率可達15W,兩種電源接口。藍牙部分使用bk8000L成品模塊,性能不錯,價格實惠。支持按鍵播放暫停,曲目切換,音量調整,同時還支持外部音頻線路輸入和麥克風輸入。

    標簽: 藍牙接收模塊 tpa3110 音頻

    上傳時間: 2022-01-25

    上傳用戶:

  • 基于STM32正弦波逆變器設計包括正弦逆變器全套文件 軟件代碼+原理圖PCB文件

    基于STM32正弦波逆變器設計包括正弦逆變器全套文件,軟件代碼+原理圖PCB文件

    標簽: stm32 正弦波逆變器

    上傳時間: 2022-01-28

    上傳用戶:

  • 基于c51的繪圖型12864圖形庫文件文庫

    基于c51的繪圖型12864圖形庫文件文庫這是一份非常不錯的資料,歡迎下載,希望對您有幫助!

    標簽: c51

    上傳時間: 2022-02-05

    上傳用戶:

主站蜘蛛池模板: 彩票| 聊城市| 筠连县| 延吉市| 惠州市| 沾益县| 时尚| 云安县| 乌拉特后旗| 锦州市| 泽州县| 包头市| 红河县| 东平县| 西青区| 图木舒克市| 洱源县| 神池县| 双流县| 邹城市| 横峰县| 化隆| 富裕县| 万年县| 扶余县| 沙河市| 长海县| 客服| 平塘县| 东至县| 额济纳旗| 嘉荫县| 长顺县| 石狮市| 邯郸市| 乐业县| 达孜县| 绥化市| 柘城县| 乌苏市| 体育|