在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢(shì)，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對(duì)數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無(wú)線電數(shù)字接收平臺(tái)的設(shè)計(jì)，并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開(kāi)發(fā)周期短和開(kāi)發(fā)成本低等優(yōu)點(diǎn)，所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì)，對(duì)數(shù)據(jù)進(jìn)行并行處理，所以FPGA在進(jìn)行數(shù)據(jù)量大，要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢(shì)。 本文首先首先分析了軟件無(wú)線電當(dāng)前的發(fā)展趨勢(shì)及技術(shù)現(xiàn)狀，針對(duì)存在的處理速度跟不上的DSP瓶頸問(wèn)題，提出了中頻軟件無(wú)線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn)，在深入分析軟件無(wú)線電相關(guān)理論的基礎(chǔ)上，著重研究和完成了中頻軟件無(wú)線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn)：數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，首先對(duì)數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn)，其頻率分辨率高，靈活，易于實(shí)現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對(duì)積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對(duì)內(nèi)部寄存器的位寬進(jìn)行改進(jìn)，極大地節(jié)約了資源，提高了運(yùn)行速率。對(duì)FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運(yùn)算和二進(jìn)制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間，實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對(duì)數(shù)字調(diào)制解調(diào)模塊，重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對(duì)整個(gè)系統(tǒng)進(jìn)行了Matlab仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過(guò)程中，都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程，然后再在Quartus軟件中編譯，時(shí)序仿真測(cè)試，并與Matlab仿真結(jié)果進(jìn)行對(duì)比，驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽： FPGA 軟件無(wú)線電 數(shù)字接收機(jī)
上傳時(shí)間： 2013-05-18
上傳用戶：450976175
圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現(xiàn)場(chǎng)景的三維信息，提供場(chǎng)景更為全面、詳實(shí)的信息，在醫(yī)學(xué)、軍事、娛樂(lè)具有廣泛的應(yīng)用前景。而現(xiàn)有的3D立體顯示設(shè)備價(jià)格都比較貴，基于此，本人研究了基于SDRAM存儲(chǔ)器和FPGA處理器的3D頭盔顯示設(shè)備并且設(shè)計(jì)出硬件和軟件系統(tǒng)。該系統(tǒng)圖像效果好，并且價(jià)格成本便宜，從而具有更大的實(shí)用性。本文完成的主要工作有三點(diǎn)： 1.設(shè)計(jì)了基于FPGA處理器和SDRAM存儲(chǔ)器的3D頭盔顯示器。該方案有別于現(xiàn)有的基于MCU、DSP和其它處理芯片的方案。本方案能通過(guò)線性插值算法把1024×768的分辨率變成800×600的分辨率，并能實(shí)現(xiàn)120HZ圖像刷新率，采用SDRAM作為高速存儲(chǔ)器，并且采用乒乓操作，有別于其它的開(kāi)關(guān)左右眼視頻實(shí)現(xiàn)立體圖像。在本方案中每時(shí)每刻都是左右眼視頻同時(shí)輸出，使得使用者感覺(jué)不到視頻圖像有任何閃爍，減輕眼睛疲勞。本方案還實(shí)現(xiàn)了圖像對(duì)比對(duì)度調(diào)節(jié)，液晶前照光調(diào)節(jié)(調(diào)節(jié)輸出脈沖的占空比)，立體圖像源自動(dòng)識(shí)別，還有人性化的操作界面(OSD)功能。 2.完成了該系統(tǒng)的硬件平臺(tái)設(shè)計(jì)和軟件設(shè)計(jì)。從便攜性角度考慮，盡量減小PCB板面積，給出了它們?cè)敿?xì)的硬件設(shè)計(jì)電路圖。完成了FPGA系統(tǒng)的設(shè)計(jì)，包括系統(tǒng)整體分析，各個(gè)模塊的實(shí)現(xiàn)原理和具體實(shí)現(xiàn)的方法。完成了單片機(jī)對(duì)AD9883的配置設(shè)計(jì)。 3.完成了本方案的各項(xiàng)測(cè)試和調(diào)試工作，主要包括：數(shù)據(jù)采集部分測(cè)試、數(shù)據(jù)存儲(chǔ)部分測(cè)試、FPGA器件工作狀態(tài)測(cè)試、以電腦顯示器作為顯示器的聯(lián)機(jī)調(diào)試和以HX7015A作為顯示器的聯(lián)機(jī)調(diào)試，并且最終調(diào)試通過(guò)，各項(xiàng)功能都滿足預(yù)期設(shè)計(jì)的要求。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和使用價(jià)值。 本文的研究與實(shí)現(xiàn)工作通過(guò)實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統(tǒng)完全可以實(shí)現(xiàn)高質(zhì)量的立體視覺(jué)效果，從而可以將該廉價(jià)的3D頭盔顯示系統(tǒng)用于我國(guó)現(xiàn)代化建設(shè)中所需要的領(lǐng)域。
上傳時(shí)間： 2013-07-16
上傳用戶：xiaoxiang
軟件無(wú)線電思想的出現(xiàn)帶來(lái)了接收機(jī)實(shí)現(xiàn)方式的革新。隨著近年來(lái)軟件無(wú)線電理論和應(yīng)用趨于成熟與完善，軟件無(wú)線電技術(shù)已經(jīng)被越來(lái)越廣泛地應(yīng)用于無(wú)線通信系統(tǒng)和電子測(cè)量測(cè)試儀器中。數(shù)字下變頻技術(shù)作為軟件無(wú)線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來(lái)越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項(xiàng)目采用的是中頻數(shù)字化實(shí)現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216，這個(gè)器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號(hào)處理前端。這個(gè)數(shù)字前端就手持頻譜分析儀來(lái)說(shuō)存在一定的局限性，ISL5216的信號(hào)處理帶寬單通道為1 MHz，4個(gè)通道級(jí)聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進(jìn)一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗?；谝陨蟽蓚€(gè)方面的考慮，現(xiàn)正以手持頻譜分析儀項(xiàng)目為依托，基于Xilinx Spartan3A-DSP系列FPGA實(shí)現(xiàn)高速高處理帶寬的DDC。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹；然后介紹了當(dāng)前主流FPGA的數(shù)字信號(hào)處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級(jí)CIC濾波器、5級(jí)HB濾波器和255階可編程FIR的設(shè)計(jì)和實(shí)現(xiàn)，并對(duì)各個(gè)模塊的不同實(shí)現(xiàn)方式作了對(duì)比和仿真測(cè)試數(shù)據(jù)作了分析。最后介紹了所設(shè)計(jì)DDC在手持頻譜分析儀中的主要應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：a155166
隨著我國(guó)國(guó)民經(jīng)濟(jì)的高速發(fā)展，國(guó)內(nèi)高速公路、城市道路、停車場(chǎng)建設(shè)越來(lái)越多，對(duì)交通控制、安全管理的要求也日益提高，智能交通系統(tǒng)( IntelligentTransportation Systems，簡(jiǎn)稱ITS)已成為當(dāng)前交通管理發(fā)展的主要方向，而車牌識(shí)別系統(tǒng)(License Plate Recognition System，簡(jiǎn)稱LPRS)技術(shù)作為智能交通系統(tǒng)的核心，起著舉足輕重的作用，可以被廣泛地應(yīng)用于高速公路自動(dòng)收費(fèi)(ElectronicToll Collection，簡(jiǎn)稱ETC)、停車場(chǎng)安全管理、被盜車輛的追蹤、車流統(tǒng)計(jì)等。 目前，車牌識(shí)別系統(tǒng)大多都是基于PC平臺(tái)的，其優(yōu)勢(shì)是實(shí)現(xiàn)容易，但是成本高、實(shí)時(shí)性不強(qiáng)、穩(wěn)定性不高等缺點(diǎn)使其不能廣泛推廣。為了克服以上的缺點(diǎn)，且滿足識(shí)別速度和識(shí)別率的要求，本文在原有車牌識(shí)別硬件系統(tǒng)設(shè)計(jì)的基礎(chǔ)上做了一定的改進(jìn)(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機(jī)工作等方面存在一定問(wèn)題)，與團(tuán)隊(duì)成員一起設(shè)計(jì)出了新的車牌識(shí)別硬件系統(tǒng)，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來(lái)共同實(shí)現(xiàn)(本人負(fù)責(zé)單DSP+FPGA的原理圖和PCB繪制，另一成員負(fù)責(zé)雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統(tǒng)，主要工作由以下幾個(gè)部分組成： 1.團(tuán)隊(duì)共同完成了新車牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)，采用兩個(gè)板子實(shí)現(xiàn)。其中，本人負(fù)責(zé)單DSP+FPGA板子繪制。 2.團(tuán)隊(duì)一起完成了整個(gè)系統(tǒng)的硬件電路調(diào)試。主要分為如下模塊進(jìn)行調(diào)試：電源，DSP，F(xiàn)PGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負(fù)責(zé)完成了整個(gè)系統(tǒng)的DSP應(yīng)用程序設(shè)計(jì)。采用DSP/BIOS操作系統(tǒng)來(lái)構(gòu)建系統(tǒng)的框架，添加了多個(gè)任務(wù)對(duì)象進(jìn)行管理系統(tǒng)的調(diào)度；用CSL編寫了DSP上的底層驅(qū)動(dòng)：完成了車牌識(shí)別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開(kāi)發(fā)，主要包括圖像采集、存儲(chǔ)、傳輸幾個(gè)模塊等。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的車牌識(shí)別，各模塊工作穩(wěn)定，能脫機(jī)實(shí)現(xiàn)圖像采集、傳輸、識(shí)別、結(jié)果輸出和顯示為一體化的功能；為以后進(jìn)行高性能的車牌識(shí)別算法開(kāi)發(fā)提供了一個(gè)很好的硬件平臺(tái)。
上傳時(shí)間： 2013-04-24
上傳用戶：slforest
可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點(diǎn)，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動(dòng)態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn)，又具FPGA靈活的重構(gòu)特點(diǎn)；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺(tái)很適合于容錯(cuò)算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目；動(dòng)態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù)，重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯(cuò)的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯(cuò)設(shè)計(jì)方案，并研究其實(shí)現(xiàn)技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺(tái)和軟件算法，并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計(jì)了實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)的硬件平臺(tái)，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說(shuō)明了動(dòng)態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程，實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)容錯(cuò)的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個(gè)過(guò)程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時(shí)需要的軟件，主要有兩個(gè)功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫進(jìn)FPGA內(nèi)部的配置存儲(chǔ)器中，改變FPGA內(nèi)部的功能。其次，是實(shí)現(xiàn)容錯(cuò)技術(shù)的算法。
標(biāo)簽： FPGA 動(dòng)態(tài) 容錯(cuò)技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：edrtbme
作為電子類專業(yè)學(xué)生，實(shí)驗(yàn)是提高學(xué)生對(duì)所學(xué)知識(shí)的印象以及發(fā)現(xiàn)問(wèn)題和解決問(wèn)題的能力，增加學(xué)生動(dòng)手能力的必須環(huán)節(jié)。本設(shè)計(jì)的目的就是開(kāi)發(fā)一套滿足學(xué)生實(shí)驗(yàn)需求的信號(hào)源，基于此目的本信號(hào)源并不需要突出的性能，但經(jīng)濟(jì)上要求低成本，同時(shí)要求操作簡(jiǎn)單，能夠輸出多種波形，并且利于學(xué)生在此平臺(tái)上認(rèn)識(shí)信號(hào)源原理，同時(shí)方便在此平臺(tái)上進(jìn)行拓展開(kāi)發(fā)。 設(shè)計(jì)中運(yùn)用虛擬儀器技術(shù)將計(jì)算機(jī)屏幕作為儀器面板，采用EPP接口，同時(shí)在FPGA上開(kāi)發(fā)控制電路，為后續(xù)開(kāi)發(fā)留下了空間，同時(shí)節(jié)省了成本。本設(shè)計(jì)采用地址線16位，數(shù)據(jù)線12位的靜態(tài)RAM作為信號(hào)源的波形存儲(chǔ)器，后端采用兩種濾波類型對(duì)需要濾波的信號(hào)進(jìn)行濾波。啟動(dòng)信號(hào)時(shí)軟件需要先將波形數(shù)據(jù)預(yù)存在存儲(chǔ)器中便于調(diào)用，最后得到的結(jié)果基本滿足教學(xué)實(shí)驗(yàn)的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號(hào)源的利弊，及作者采用這種設(shè)計(jì)的初衷，然后介紹了信號(hào)源的整體結(jié)構(gòu)，總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計(jì)，包括總體結(jié)構(gòu)和幾大部分模塊，包括：時(shí)鐘產(chǎn)生電路，相位累加器，數(shù)據(jù)輸入控制電路，濾波器控制電路，信號(hào)源啟動(dòng)控制電路。 然后介紹了其他模塊的設(shè)計(jì)，包括存儲(chǔ)器選擇，幅度控制電路的設(shè)計(jì)以及濾波器電路的設(shè)計(jì)，本設(shè)計(jì)的幅度控制采用兩級(jí)DA級(jí)聯(lián)，以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進(jìn)行設(shè)計(jì)，提高了幅度調(diào)節(jié)的范圍。對(duì)于濾波器的設(shè)計(jì)，依據(jù)不同的信號(hào)頻率，分成了4個(gè)部分，對(duì)于500K以下的信號(hào)采用的是二階巴特沃斯有源低通濾波，對(duì)于500K以上至5M以下信號(hào)采用的五階RC低通濾波器。 在軟件設(shè)計(jì)部分，分成兩個(gè)部分，對(duì)于底層驅(qū)動(dòng)程序采用以Labwindows/CVI為平臺(tái)進(jìn)行開(kāi)發(fā)，利用其編譯和執(zhí)行速度快，并且和LabVIEW能夠很好連接的特性。對(duì)于上層控制軟件，采用以LabVIEW為平臺(tái)進(jìn)行開(kāi)發(fā)，充分利用其圖化設(shè)計(jì)，易于擴(kuò)展。 論文最后對(duì)所做工作進(jìn)行了總結(jié)，提出了進(jìn)一步改進(jìn)的方向。
上傳時(shí)間： 2013-04-24
上傳用戶：afeiafei309
無(wú)線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測(cè)區(qū)域內(nèi)通過(guò)無(wú)線通信方式，形成的一個(gè)多跳自組織的網(wǎng)絡(luò)。整個(gè)網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測(cè)對(duì)象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測(cè)、醫(yī)療護(hù)理、軍事、商業(yè)等多個(gè)領(lǐng)域。 媒體訪問(wèn)控制（Medium Access Control，MAC）協(xié)議處于無(wú)線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對(duì)傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無(wú)線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無(wú)線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計(jì)的主要目標(biāo)。 本文主要闡述基于FPGA對(duì)IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無(wú)線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計(jì)要求以及已有的MAC層協(xié)議，討論了無(wú)線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過(guò)NS2平臺(tái)對(duì)MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問(wèn)機(jī)制的各個(gè)參數(shù)對(duì)吞吐量，丟包率，傳輸延時(shí)的影響，分析了隱蔽站問(wèn)題、確認(rèn)幀機(jī)制。 本文對(duì)MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，最終下載到自主設(shè)計(jì)Altera公司的Cyclone開(kāi)發(fā)板中。 對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開(kāi)發(fā)板相連接的FPGA中對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證測(cè)試。驗(yàn)證流程是功能仿真、時(shí)序仿真和板級(jí)調(diào)試，最終通過(guò)測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。測(cè)試結(jié)果表明，該模塊能滿足無(wú)線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
標(biāo)簽： FPGA MAC 無(wú)線傳感器網(wǎng)絡(luò)
上傳時(shí)間： 2013-06-14
上傳用戶：竺羽翎2222
自20世紀(jì)90年代以來(lái)，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機(jī)保護(hù)和測(cè)控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動(dòng)化系統(tǒng)在我國(guó)的電力系統(tǒng)中得到長(zhǎng)足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場(chǎng)需求，將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動(dòng)化系統(tǒng)的保護(hù)、測(cè)控裝置上，如32位CPU、數(shù)字信號(hào)處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲(chǔ)芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測(cè)控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時(shí)，各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲(chǔ)及處理能力更強(qiáng)，性能大幅提高，程序移植升級(jí)更加方便快捷。 @@ 本論文以現(xiàn)階段國(guó)內(nèi)外變電站自動(dòng)化系統(tǒng)測(cè)控技術(shù)為參考，根據(jù)變電站自動(dòng)化系統(tǒng)的發(fā)展趨勢(shì)和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測(cè)控裝置，并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì)，按照測(cè)控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200，通過(guò)數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制，降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來(lái)管理不同的軟件功能模塊，利于裝置軟件的并行開(kāi)發(fā)和維護(hù)。 @@關(guān)鍵詞：測(cè)控裝置；嵌入式實(shí)時(shí)操作系統(tǒng)；ARM；現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2013-04-24
上傳用戶：JESS
隨著計(jì)算機(jī)和自動(dòng)化測(cè)量技術(shù)的日益發(fā)展，測(cè)量?jī)x器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測(cè)量和儀器領(lǐng)域，與計(jì)算機(jī)相結(jié)合已經(jīng)成為測(cè)量?jī)x器和自動(dòng)測(cè)試系統(tǒng)發(fā)展的必然趨勢(shì)。高度集成的現(xiàn)場(chǎng)可編程門陣列（FPGA）是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，用編寫軟件的方法來(lái)實(shí)現(xiàn)專門硬件的功能等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)問(wèn)題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺(tái)，uClinux為核心的系統(tǒng)的軟件平臺(tái)設(shè)計(jì)，進(jìn)行信號(hào)的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測(cè)的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語(yǔ)言在Xilinx公司提供的ISE輔助設(shè)計(jì)軟件中實(shí)現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過(guò)CoreConnect技術(shù)用OPB總線集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計(jì)的突出優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計(jì)實(shí)現(xiàn)了平臺(tái)上的ADC設(shè)備驅(qū)動(dòng)程序和數(shù)據(jù)采集應(yīng)用程序。并通過(guò)修訂內(nèi)核，實(shí)現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來(lái)訪問(wèn)數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標(biāo)簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-05-23
上傳用戶：晴天666
近年來(lái)，大容量數(shù)據(jù)存儲(chǔ)設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點(diǎn)。固態(tài)硬盤是以半導(dǎo)體作為存儲(chǔ)介質(zhì)及控制載體，無(wú)機(jī)械裝置，具有抗震、寬溫、無(wú)噪、可靠和節(jié)能等特點(diǎn)，是目前存儲(chǔ)領(lǐng)域所存在問(wèn)題的解決方案之一。本文針對(duì)這一問(wèn)題，設(shè)計(jì)基于FPGA的固態(tài)硬盤控制器，實(shí)現(xiàn)數(shù)據(jù)的固態(tài)存儲(chǔ)。 文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢(shì)，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計(jì)采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語(yǔ)言描述IP核形式設(shè)計(jì)SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實(shí)現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過(guò)狀態(tài)機(jī)和邏輯電路實(shí)現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問(wèn)效率?？刂破魍瓿蒒AND FLASH存儲(chǔ)管理和糾錯(cuò)算法，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和讀取。最后完成固態(tài)硬盤控制器的模塊測(cè)試和整體測(cè)試，介紹了測(cè)試方法、測(cè)試工具和測(cè)試流程，給出測(cè)試數(shù)據(jù)和結(jié)果分析，得出了驗(yàn)證結(jié)論。 本文設(shè)計(jì)的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡(jiǎn)單和穩(wěn)定性高的特點(diǎn)，易于升級(jí)和二次開(kāi)發(fā)，是實(shí)現(xiàn)固態(tài)硬盤和固態(tài)存儲(chǔ)系統(tǒng)的關(guān)鍵技術(shù)。
標(biāo)簽： FPGA 固態(tài)硬盤 制器設(shè)計(jì)
上傳時(shí)間： 2013-05-28
上傳用戶：sssnaxie
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
