隨著我國國防現(xiàn)代化建設進程的不斷深化,MIL-STD-1553B標準總線已經(jīng)廣泛應用于各種軍事應用領(lǐng)域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現(xiàn)代化通訊總線,國內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元,其性能成為影響航電綜合系統(tǒng)整體性能的一個關(guān)鍵因素。目前國內(nèi)關(guān)于1553B總線通訊模塊的對外接口類型較多,而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點。 基于以上考慮,論文中提出了以DSP+FPGA為平臺實現(xiàn)MIL-STD-1553B總線的收發(fā)控制,通過收發(fā)控制器和變壓器實現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項目需求,設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協(xié)議進行詳細研究后提出了總體設計方案原理圖。再根據(jù)方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述,最終實現(xiàn)在FPGA中,使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812,使用C語言進行軟件的編譯,使其實現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過實際參與1553B總線通訊系統(tǒng)驗證實驗,證明各項技術(shù)指標均達到預定的目標,可以投入實際應用。
上傳時間: 2013-04-24
上傳用戶:671145514
近年來,語音識別研究大部分集中在算法設計和改進等方面,而隨著半導體技術(shù)的高速發(fā)展,集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高,新的硬件平臺的推出,語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后,逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎(chǔ)上,重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應用,并結(jié)合基于FPGA的SOPC系統(tǒng),在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng),減少了系統(tǒng)的物理體積和總體功耗;同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn),可以極為方便地更新和升級系統(tǒng),大大地提高了系統(tǒng)的通用性和可維護性。 此外,由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算,在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器,實現(xiàn)了語音信號的端點檢測模塊,F(xiàn)FT快速傅立葉變換模塊,DCT離散余弦變換模塊等硬件設計模塊。為了提高系統(tǒng)的整體性能,作者充分利用了FPGA的高速并行的優(yōu)勢,以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設,使系統(tǒng)處理數(shù)字信號的能力大大提高,其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面: (1)結(jié)合ALTERA CYCLONE II芯片的特點,確定了基于FPGA語音識別系統(tǒng)的總體設計,在此基礎(chǔ)上進行了系統(tǒng)的軟硬件的選擇和設計。 (2)自主設計了純硬件描述語言的驅(qū)動電路設計,完成了高速語音采集的工作,并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 (3)完成高速定點256點的FFT模塊的設計,此模塊是系統(tǒng)成敗的關(guān)鍵,實現(xiàn)高速實時的運算。 (4)結(jié)合SOPC的特性,設計了人機友好接口,如LCD顯示屏的提示反饋信息等等,以及利用ALTERA提供的一些驅(qū)動接口設計完成用戶定制的系統(tǒng)。 (5)進行了整體系統(tǒng)測試,系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的,具有一定的市場潛在價值。
標簽: FPGA 語音識別 系統(tǒng)設計
上傳時間: 2013-05-23
上傳用戶:ABCD_ABCD
近年來,以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展,F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題,而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心,系統(tǒng)的可重構(gòu)型不強,F(xiàn)PGA解決了這一問題,并且現(xiàn)有的FPGA中,多數(shù)已集成DSP模塊,結(jié)合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此,F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強的可實施性。 @@ 基于上述要求,作者設計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心,使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析,設計了核心板、底板和應用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實際需求進行靈活的搭配,核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù),從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設計范疇,因此必須重視信號完整性的設計與分析問題,作者根據(jù)高速電路的設計慣例和軟件輔助設計的方法,在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上,順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設計的重要環(huán)節(jié),作者還在文中研究了在系統(tǒng)設計過程中出現(xiàn)的電源完整性問題,并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設計決定本系統(tǒng)的使用性能,本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結(jié)合系統(tǒng)的核心板和底板,完成了應用板,視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作,對其中的部分接口進行了邏輯驗證。 @@ 經(jīng)過測試,該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構(gòu)等特點,能夠滿足當前一些信號處理系統(tǒng)對高速、實時處理的要求,可以廣泛應用于實時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作,為進一步研究和設計通用、實時信號處理系統(tǒng)打下了堅實的基礎(chǔ)。 @@關(guān)鍵詞:通用實時信號處理;FPGA;信號完整性;DDR2;LVDS
標簽: FPGA 實時信號 處理系統(tǒng)
上傳時間: 2013-05-27
上傳用戶:qiaoyue
移動無線信道特性對移動通信系統(tǒng)性能具有重要影響,移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此,對移動信道建模與仿真進行研究,具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發(fā),分析了無線電波的傳播模型和描述信道特性的主要參數(shù),重點分析了移動小尺度衰落模型;結(jié)合無線電波傳輸環(huán)境的特點,研究了平坦衰落信道和頻率選擇性信道的特點,設計了基于FPGA的移動無線信道仿真器,同時給予了軟硬件驗證。 本文從衰落的數(shù)學模型角度研究了信道傳輸特性,以及各項參數(shù)對信道特性的影響。主要做了以下幾個方面的工作: 1.簡要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義;論述了信道對無線信號主要的三類影響:自由空間的路徑損失、陰影衰落、多徑衰落;分析了無線通信傳播環(huán)境,移動無線通信信道仿真的基本模型,同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現(xiàn)方法。 2.對移動無線信道特性進行了Matlab仿真,對仿真結(jié)果進行了對比分析,對影響信道特性的主要參數(shù)設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器,并對實現(xiàn)該仿真器的關(guān)鍵技術(shù)和實現(xiàn)方法進行了分析。該信道仿真器能夠?qū)崟r模擬窄帶信號條件下無線信道的主要特點,如多徑時延、多普勒頻移、瑞利衰落等,其主要的技術(shù)指標達到了設計要求。該模擬器結(jié)構(gòu)簡單,參數(shù)可調(diào),易于擴展,通用性強,可以部分或全部集成到處于研制階段的接收機中,以便于性能測試,也可應用于教學實踐。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
虛擬儀器技術(shù)是以傳感器、信號測量與處理、微型計算機等技術(shù)為基礎(chǔ)而形成的一門綜合應用技術(shù)。目前虛擬儀器大部分是基于PC機,利用PCI等總線技術(shù)傳輸數(shù)據(jù),數(shù)據(jù)卡插拔不便,便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展,嵌入式系統(tǒng)平臺已經(jīng)應用到各個領(lǐng)域,而市場上的嵌入式虛擬儀器系統(tǒng)還相當少,各種研究工作才剛剛起步,各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點,采用FPGA技術(shù),進行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設計與研究,并針對高速虛擬儀器系統(tǒng)中的一些技術(shù)難點提出解決方案。首先進行了系統(tǒng)的總體設計,確定了采用FPGA作為系統(tǒng)的控制核心,并選取了Labview作為PC平臺應用程序開發(fā)工具,利用USB2.0接口來進行數(shù)據(jù)傳輸;同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進行了各個具體模塊的設計,在硬件方面,分別設計了前端處理電路,ADC電路以及USB接口電路。在軟件方面,進行了FPGA控制程序的設計工作,實現(xiàn)了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面,設計了Labview應用程序,實現(xiàn)了波形顯示和頻譜分析等儀器功能,人機界面良好。在嵌入式平臺上面,進行了WinCE下GPIO驅(qū)動程序設計,并在上層應用程序中調(diào)用驅(qū)動來進行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題,提出利用多體交叉式存儲器結(jié)構(gòu)的設計方案,并在FPGA內(nèi)對控制程序進行了設計,對其時序進行了仿真。 最后對系統(tǒng)進行了聯(lián)合調(diào)試工作,利用上層軟件對輸入波形進行采集。根據(jù)調(diào)試結(jié)果看,該系統(tǒng)對輸入信號進行了較好的采樣和存儲,還原了波形,達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統(tǒng),具有性能好、使用靈活,節(jié)省成本等特點,具有較高的研究價值和現(xiàn)實意義。
上傳時間: 2013-04-24
上傳用戶:shwjl
現(xiàn)代電子系統(tǒng)中,F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分,以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,越來越多的人開始應用FPGA實現(xiàn)FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據(jù)被濾波信號特點動態(tài)調(diào)整濾波器的濾波系數(shù),只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結(jié)合起來,設計了一個基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計算機根據(jù)各種濾波器指標計算出濾波參數(shù),通過USB2.0對FPGA芯片內(nèi)部的FIR多階濾波器進行參數(shù)配置,實現(xiàn)數(shù)字濾波器參數(shù)可調(diào);配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數(shù)據(jù)經(jīng)過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統(tǒng)中采用有限狀態(tài)機對FPGA參數(shù)配置模式和濾波模式進行切換,保證了系統(tǒng)的有序運行。 本文通過性能測試和應用實例對系統(tǒng)進行驗證。實驗證明:該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便,可以根據(jù)實際需要動態(tài)調(diào)整濾波參數(shù),并且濾波效果良好,可有效濾除噪聲信號。
上傳時間: 2013-07-26
上傳用戶:KSLYZ
工業(yè)生產(chǎn)過程往往具有非線性、不確定性,難以建立精確的數(shù)學模型。應用常規(guī)的PID控制器難以達到理想的控制效果。作為的重要分支,人工神經(jīng)網(wǎng)絡具有良好的非線性映射能力和高度的并行信息處理能力,已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中,神經(jīng)元具有很強的信息綜合、學習記憶、自學習和自適應能力,可以處理那些難以用模型和規(guī)則描述的過程,將神經(jīng)元與PID結(jié)合,應用到實際的控制中,可以在線調(diào)整PID的參數(shù),使系統(tǒng)具有較強的抗干擾能力、自適應能力和較好的魯棒性。 目前,人工神經(jīng)網(wǎng)絡的研究主要是神經(jīng)網(wǎng)絡的理論研究、神經(jīng)網(wǎng)絡的應用研究和神經(jīng)網(wǎng)絡的實現(xiàn)技術(shù)研究,這三方面是相互依賴和相互促進的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡的實現(xiàn)技術(shù)研究方面,創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實現(xiàn)單神經(jīng)元PID智能控制器的研究與設計,并將其封裝成為一個專用的IP核供其他的控制系統(tǒng)使用。 首先,對單神經(jīng)元PID智能控制器的設計原理和設計算法進行了深入的研究與分析;其次,利用MATLAB設計單神經(jīng)元PID智能控制器,針對特定的被控對象,對其進行仿真實驗,獲得比較理想的系統(tǒng)輸出;然后,研究基于FPGA的單神經(jīng)元智能控制算法的實現(xiàn),對控制器進行VHDL語言分層設計,使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結(jié)果表明,基于FPGA的單神經(jīng)元智能控制器比MATLAB設計的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設計模塊主要包括權(quán)值修改模塊、誤差計算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個模塊的設計中進行了優(yōu)化處理,使本文的設計不僅利用的硬件資源少,而且也有很快的運行速度,同時也改善了傳統(tǒng)控制器的控制性能。
上傳時間: 2013-04-24
上傳用戶:13517191407
便攜式B型超聲診斷儀具有無創(chuàng)傷、簡便易行、相對價廉等優(yōu)勢,在臨床中越來越得到廣泛的應用。它將超聲波技術(shù)、微電子技術(shù)、計算機技術(shù)、機械設計與制造及生物醫(yī)學工程等技術(shù)融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫(yī)療事業(yè)的發(fā)展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統(tǒng)、探頭、成像系統(tǒng)、顯示系統(tǒng)構(gòu)成。其基本工作過程是:首先人機交互系統(tǒng)接收到用戶通過鍵盤或鼠標發(fā)出的命令,然后成像系統(tǒng)根據(jù)命令控制探頭發(fā)射超聲波,并對回波信號處理、合成圖像,最后通過顯示系統(tǒng)完成圖像的顯示。 成像系統(tǒng)作為便攜式B型超聲診斷儀的核心對圖像質(zhì)量有決定性影響,但以前研制的便攜式B型超聲診斷儀的成像系統(tǒng)在三個方面存在不足:第一、采用的是單片機控制步進電機,控制精度不高,導致成像系統(tǒng)采樣不精確;第二、采用的數(shù)字掃描變換算法太粗糙,影響超聲圖像的分辨率;第三、它的CPU多采用的是51系列單片機,測量速度太慢,同時也不便于系統(tǒng)升級和擴展。 針對以上不足,提出了基于FPGA的B型超聲成像系統(tǒng)解決方案,采用Altera公司的EP2C5Q208C8芯片實現(xiàn)了步進電機步距角的細分,使電機旋轉(zhuǎn)更勻速,提高了采樣精度;提出并采用DSTI-ULA算法(Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation)在FPGA內(nèi)實現(xiàn)數(shù)字掃描變換,提高了圖像分辨率;人機交互系統(tǒng)采用S3C2410-AL作為CPU,改善了測量速度和系統(tǒng)的擴展性。 通過對系統(tǒng)硬件電路的設計、制作,軟件的編寫、調(diào)試,結(jié)果表明,本文所設計的便攜式B型超聲成像系統(tǒng)圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業(yè)和搶險(諸如地震、抗洪)中發(fā)揮作用,同時也可在鄉(xiāng)村診所中完成對相關(guān)疾病的診斷工作。
上傳時間: 2013-05-18
上傳用戶:helmos
隨著數(shù)碼技術(shù)的不斷發(fā)展,數(shù)字圖像處理的應用領(lǐng)域不斷擴大,其實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻,存在著高速實時性、穩(wěn)定性問題。本設計脫離高清晰工業(yè)相機必須與PC連接才可以觀看到高清晰圖像的束縛,實現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設計方案,完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換,用SDRAM作緩存,輸出標準VGA信號,可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看,與模擬相機740X576分辨率(480線)圖像相比,設計圖像畫質(zhì)相當于1280X1024分辨率(750線),最高幀率25fps,整個結(jié)構(gòu)應用FPGA作為主控制器,用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲,加快了運算速率,減小了電路規(guī)模,滿足圖像實時處理的要求,使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應用于工業(yè)控制和遠程監(jiān)控等領(lǐng)域。 論文研究的重點是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器,實時采集Bayer圖像象素,分析研究CFA圖像插值算法,實現(xiàn)了基于FPGA的實時線性插值算法,能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進行實時重構(gòu),輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖,存儲一幀圖像到高速SDRAM,構(gòu)建VGA顯示控制器,實現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對系統(tǒng)進行了調(diào)試。經(jīng)實驗驗證,系統(tǒng)達到了實時性,能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理,占用系統(tǒng)資源很少,用較少的時間完成了圖像數(shù)據(jù)的轉(zhuǎn)換,提高了效率。
標簽: FPGA 實時圖像采集 與處理系統(tǒng)
上傳時間: 2013-06-08
上傳用戶:zhengjian
本研究針對目標識別等系統(tǒng)中由于載機轉(zhuǎn)動而使目標圖像發(fā)生旋轉(zhuǎn),給測量及人眼觀察帶來的影響,因此需要對目標圖像進行實時的反旋轉(zhuǎn)處理,對目前出現(xiàn)的消像旋技術(shù)進行分析和比較,選擇從電子學消旋方法出發(fā),研究圖像消像旋的方法,并給出了基于FPGA的實時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應的算法設計。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上,設計并利用Visual C++6.0軟件仿真實現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法,再利用后插值處理保證了圖像的質(zhì)量;構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實時消像旋系統(tǒng),利用VHDL硬件描述語言實現(xiàn)了整個消像旋算法的FPGA設計。該系統(tǒng)利用高速相機和Camera Link接口傳輸圖像,提高了系統(tǒng)的運行速度。利用QuartusII和Matlab軟件對整個算法設計進行混合仿真實驗。實驗結(jié)果表明,該系統(tǒng)能夠成功地對采集到的灰度圖像進行消像旋處理,旋轉(zhuǎn)后的圖像清晰穩(wěn)定,像素誤差小于一個像素,而且對于視頻信號只有一幀的延時不到20ms,達到系統(tǒng)參數(shù)要求。
上傳時間: 2013-07-04
上傳用戶:MATAIYES
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1