當前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴格驗證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計和實現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據(jù)芯片設(shè)計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細闡述了GPIB控制器的十種接口功能及其狀態(tài)機的IP核實現(xiàn)。同時，對數(shù)據(jù)通路也進行了較為細致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計，并用EDA工具下載到了FPGA上。 為了更好地驗證設(shè)計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進行了軟件仿真，給出仿真結(jié)果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設(shè)計過程進行了總結(jié)，展望了當前GPIB控制器設(shè)計的發(fā)展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-06-12
上傳用戶：mqien
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設(shè)計、仿真及測試；介紹了整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對各個模塊的設(shè)計過程進行了詳細闡述，接著介紹了開發(fā)環(huán)境和驗證工具，同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計具有自主知識產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時，為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件，對高層次設(shè)計這一先進ASIC設(shè)計方法也有了較為深入的認識。
標簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時間： 2013-07-17
上傳用戶：bruce
視頻監(jiān)控一直是人們關(guān)注的應用技術(shù)熱點之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設(shè)計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計和進一步擴展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領(lǐng)域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設(shè)計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-07-01
上傳用戶：84425894
隨著計算機技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復用/解復用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：幾何公差
本文以電子不停車收費系統(tǒng)課題為背景，設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設(shè)計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。 該研究的總體設(shè)計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設(shè)計與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。
上傳時間： 2013-05-26
上傳用戶：teddysha
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復雜，使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設(shè)計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認、按鍵識別等應用。
上傳時間： 2013-06-21
上傳用戶：stampede
當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
目前，數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-04-24
上傳用戶：362279997
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
