精品久久免费,亚洲午夜精品一区二区,久久99精品久久久水蜜桃

基于單片機(jī)

基于激光掃描原理的路徑檢測方案

j基于激光掃描原理的路徑檢測方案

標簽： 激光掃描方案路徑檢測

上傳時間： 2013-10-09

上傳用戶：kr770906
基于LPC11C14的服裝工位機設計

為了實現服裝生產的信息化，設計了一種基于LPC11C14單片機、可讀取RFID標簽的服裝生產工位機。該工位機通過讀取RFID標簽來采集生產物流信息。利用單片機片內CAN控制器，通過CAN總線實現與服務器的通訊。此文描述了該工位機的軟硬件設計方案，并在實際生產過程中進行了測試，結果表明該工位機達到了設計目標，將大幅提高服裝生產及物流管理的自動化程度和智能水平。

標簽： LPC 11C C14 11

上傳時間： 2014-01-07

上傳用戶：wweqas
一種片上系統復位電路的設計

設計了一種片上系統（SoC）復位電路。該電路能對外部輸入信號進行同步化處理以抑制亞穩態，采用多級D觸發器進行濾波提升抗干擾能力，并且控制產生系統所需的復位時序以滿足軟硬件協同設計需求。同時，完成了可測性設計（DFT）。基于Xilinx spartan-6 FPGA進行了驗證。結果表明該電路可以抑制90 ?滋s以下的外部干擾信號，并能正確產生系統所需的復位信號。

標簽： 片上系統復位電路

上傳時間： 2014-12-29

上傳用戶：guojin_0704
基于Cortex-M3的ADuCxxx串行下載協議

基于Cortex-M3的ADuCxxx的一個關鍵特性是可以在線下載代碼到片內FLASH/EE程序存儲器。在線代碼下載是通過器件UART串行端口進行的，因此一般被稱為串行下載。

標簽： Cortex-M ADuCxxx 串行下載協議

上傳時間： 2013-11-01

上傳用戶：1039312764
基于多核處理器的彈載嵌入式系統設計研究

基于實現目標探測識別以及高精度目標信息測量等復雜處理算法的目的，采用單片多核DSP TMS320C6678構成彈載高速多任務實時嵌入式處理平臺，通過數據流處理模式的并行軟件設計方法，將系統處理任務均衡分配到各處理器內核，以實現實時并行處理，提升彈載信息處理系統的功能和性能。開展基于多核處理器的并行軟件研制、充分發揮多核處理能力將成為彈載嵌入式系統軟件設計的新課題。

標簽： 多核處理器嵌入式系統設計

上傳時間： 2013-11-23

上傳用戶：璇珠官人
嵌入式Linux開發詳解—基于EP93XX系列ARM

本書全面介紹基于 32 位ARM 架構嵌入式微處理器的軟、硬件系統的高級應用開發，以Cirrus Logic 的EP93XX（ARM920T 核）系列微處理器為基礎，包含EP93XX 的體系結構特點、片內資源、軟硬件開發平臺、嵌入式操作系統移植及應用程序開發等內容，著重強調了基于EP93XX 系統微處理器的硬件系統設計，嵌入式實時操作系統eCos 在EP93XX 系列微處理器上的移植及應用開發，嵌入式Linux 操作系統及應用程序開發，設備驅動程序的開發等內容，最后以一個完整的系統開發說明嵌入式應用系統設計的一般流程。全書內容以應用為出發點，內容詳盡，可作為 ARM 應用技術開發人員的參考用書，以及高等院校相關專業的師生閱讀使用。

標簽： Linux ARM EP 93

上傳時間： 2013-11-15

上傳用戶：lanhuaying
基于Zigbee技術的熱釋電紅外報警器設計

為了滿足報警器智能化和網絡化的發展需求，提出了一種基于zigbee技術的熱釋電紅外報警器的設計方案，并完成了系統的軟硬件設計。在硬件設計上，重點描述了熱釋電紅外傳感器和CC2530片上系統的電路設計；軟件部分采用了zSTACk協議棧，描述了紅外報警和zigbee組網的相關軟件流程。實際應用表明，該系統具有功耗低、組網方便的特點，達到了設計要求。

標簽： Zigbee 熱釋電紅外報警器

上傳時間： 2013-11-07

上傳用戶：haiya2000
基于FPGA的實時視頻信號處理平臺的設計

提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

標簽： FPGA 實時視頻信號處理平臺

上傳時間： 2015-01-01

上傳用戶：shizhanincc
基于FPGA的DDS IP核設計方案

以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。

標簽： FPGA DDS IP核設計方案

上傳時間： 2013-12-22

上傳用戶：forzalife
一個基于AVR單片機的通用、標準串口收、發中斷程序

一個基于AVR單片機的通用、標準串口收、發中斷程序，可移植到8/16/32的單片機上

標簽： AVR 單片機串口中斷程序

上傳時間： 2013-12-20

上傳用戶：shizhanincc

<s id="miesy"></s>