NiosII軟核處理器是Altera公司開(kāi)發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語(yǔ)言完成該接口設(shè)計(jì)，最后通過(guò)QuartusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：jiwy
現(xiàn)代數(shù)字信號(hào)處理從視頻擴(kuò)展到了中頻甚至射頻,針對(duì)要求信號(hào)處理的處理速度越來(lái)越高、傳輸速率越來(lái)越快等特點(diǎn),給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計(jì)工具設(shè)計(jì)、仿真的高速信號(hào)處理模塊,實(shí)現(xiàn)了對(duì)高速信號(hào)的實(shí)時(shí)接收和處理。關(guān)鍵詞:數(shù)字信號(hào)處理; 高速電路; FPGA;設(shè)計(jì)與仿真
上傳時(shí)間： 2013-10-21
上傳用戶：wendy15
主要針對(duì)貨車(chē)動(dòng)態(tài)稱重系統(tǒng)中大量實(shí)時(shí)載重?cái)?shù)據(jù)存取的需求而做的設(shè)計(jì)。該設(shè)計(jì)基于ARM9和μC/OS-II相結(jié)合的軟硬件平臺(tái)，實(shí)現(xiàn)了一種SD卡文件系統(tǒng)。SD卡的接口電路采用SD總線模式連接，軟件設(shè)計(jì)基于嵌入式操作系μC/OS-II ，文件系統(tǒng)的實(shí)現(xiàn)參照FAT32規(guī)范。實(shí)際應(yīng)用表明，該設(shè)計(jì)能夠滿足大量數(shù)據(jù)的存取效率以及文件管理的技術(shù)指標(biāo)。
標(biāo)簽： C_OS-II ARM9 SD卡文件 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：rlgl123
基于fpga的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
標(biāo)簽： Nios USB 接口 高速數(shù)據(jù)
上傳時(shí)間： 2013-10-20
上傳用戶：suicone
NiosII軟核處理器是Altera公司開(kāi)發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語(yǔ)言完成該接口設(shè)計(jì)，最后通過(guò)QuartusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2015-01-02
上傳用戶：妄想演繹師
現(xiàn)代數(shù)字信號(hào)處理從視頻擴(kuò)展到了中頻甚至射頻,針對(duì)要求信號(hào)處理的處理速度越來(lái)越高、傳輸速率越來(lái)越快等特點(diǎn),給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計(jì)工具設(shè)計(jì)、仿真的高速信號(hào)處理模塊,實(shí)現(xiàn)了對(duì)高速信號(hào)的實(shí)時(shí)接收和處理。關(guān)鍵詞:數(shù)字信號(hào)處理; 高速電路; FPGA;設(shè)計(jì)與仿真
上傳時(shí)間： 2013-10-09
上傳用戶：baiom
計(jì)算機(jī)對(duì)信號(hào)進(jìn)行分析和處理依賴于數(shù)據(jù)的采集，而現(xiàn)有的數(shù)據(jù)采集卡成本高，接口復(fù)雜，不易擴(kuò)展。采用USB控制器和FPGA為核心設(shè)計(jì)系統(tǒng)的硬件平臺(tái)，再結(jié)合LabVIEW設(shè)計(jì)用戶應(yīng)用程序、NI-VISA開(kāi)發(fā)USB驅(qū)動(dòng)程序，最終實(shí)現(xiàn)高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)集成度高，結(jié)構(gòu)靈活便于擴(kuò)展，達(dá)到了30Mbit/s的可靠數(shù)據(jù)傳輸速度。
標(biāo)簽： LabVIEW USB 2.0 高速數(shù)據(jù)
上傳時(shí)間： 2013-10-23
上傳用戶：jixingjie
提出了一種基于9/7小波的二維小波變換器的硬件設(shè)計(jì)方案.通過(guò)優(yōu)化算法以及采用行列變換并行處理的方式,提高了變換器的數(shù)據(jù)吞吐量.該方案采用了流水線技術(shù),較大地提高了硬件效率.綜合結(jié)果表明,該方案的系統(tǒng)時(shí)鐘可達(dá)到110 MHz,且具有高速、高吞吐量、片內(nèi)存儲(chǔ)器小等優(yōu)點(diǎn).
標(biāo)簽： JPEG 2000 VLSI 二維小波變換
上傳時(shí)間： 2015-01-03
上傳用戶：yangbo69
經(jīng)網(wǎng)絡(luò)提出了一種基于蟻群聚類(lèi)算法的徑向基神經(jīng)網(wǎng)絡(luò). 利用蟻群算法的并行尋優(yōu)特征和揮發(fā)系數(shù)方法的自適應(yīng)更改信息量的能力,并以球面聚類(lèi)的方式確定了徑向基神經(jīng)網(wǎng)絡(luò)中基函數(shù)的位置, 同時(shí)通過(guò)比較隱層神經(jīng)元的相似性、合并相似性較為接近的2 個(gè)神經(jīng)元來(lái)約簡(jiǎn)隱含層的神經(jīng)元,以達(dá)到簡(jiǎn)化徑向
標(biāo)簽： 徑向 神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò) 算法
上傳時(shí)間： 2014-01-16
上傳用戶：saharawalker
從 IEEE 1394總線接收傳輸流，它能夠解碼包含一個(gè)視頻和一個(gè)音頻的傳輸流，并在終端顯示
上傳時(shí)間： 2015-10-24
上傳用戶：1051290259
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
