亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基本技巧

  • Verilog_HDL的基本語法詳解（夏宇聞版）

            Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 　　系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 　　算法級（algorithm）：用高級語言結構實現設計算法的模型。 　　RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 　　開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 　　一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 　　Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： 　　· 可描述順序執行或并行執行的程序結構。 　　· 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 　　· 通過命名的事件來觸發其它過程里的激活行為或停止行為。 　　· 提供了條件、if-else、case、循環程序結構。 　　· 提供了可帶參數且非零延續時間的任務（task）程序結構。 　　· 提供了可定義新的操作符的函數結構（function）。 　　· 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 　　· Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： 　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態模型。 　　Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

    標簽： Verilog_HDL

    上傳時間： 2013-11-23

    上傳用戶：青春給了作業95

  • verilog testbench設計技巧和策略

    verilog testbench設計技巧和策略

    標簽： testbench verilog 設計技巧 策略

    上傳時間： 2013-11-01

    上傳用戶：hzakao

  • FPGA技巧教材

    FPGA技巧Xilinx

    標簽： FPGA 教材

    上傳時間： 2013-10-13

    上傳用戶：yanqie

  • FPGA設計中的基本問題

    第6章 FPGA設計中的基本問題

    標簽： FPGA

    上傳時間： 2013-11-06

    上傳用戶：hongmo

  • 用veriloghdl進行fpga設計的一些基本方法

    veriloghdl進行fpga設計的一些基本方法，對初學者很有幫助

    標簽： veriloghdl fpga

    上傳時間： 2013-11-17

    上傳用戶：muhongqing

  • 《Verilog HDL程序設計與應用》

    《Verilog HDL程序設計與實踐》系統講解了Verilog HDL的基本語法和高級應用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內容，在介紹相關知識點之前，先告訴讀者其出現的背景、本質特征以及應用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結構上講，《Verilog HDL程序設計與實踐》以Verilog HDL的各方面開發為主線，遵照硬件應用系統開發的基本步驟和思路進行詳細講解，并穿插介紹ISE開發工具的操作技巧與注意事項，具備很強的可讀性、指導性和實用性。

    標簽： Verilog HDL 程序設計

    上傳時間： 2013-11-22

    上傳用戶：wqxstar

  • GPRS基本原理

    GPRS基本原理

    標簽： GPRS

    上傳時間： 2013-10-18

    上傳用戶：liufei

  • 中國通信網初級通信教程-WCDMA基本原理

    WCDMA基本原理

    標簽： WCDMA 通信網 通信 教程

    上傳時間： 2013-12-28

    上傳用戶：dysyase

  • mt8820b綜測儀基本操作

    mt8820b綜測儀基本操作

    標簽： 8820b 8820 mt 基本操作

    上傳時間： 2013-10-16

    上傳用戶：ppeyou

  • 業余電臺通信基本程序

    業余電臺通信基本程序 電臺, 業余, 程序, 通信 一、 普遍呼叫程序： CQ 3遍 DE(THIS IS) 1遍 本臺呼號 3遍 K(STANDING BY) 1遍 二、 呼叫遠距離電臺程序： CQDX 3遍 DE(THIS) 1遍 本臺呼號 3遍 K(STANDING BY) 1遍 三、 呼叫特定地區程序： CQ(特定地區名稱） 3遍 DE(THIS IS) 1遍 本臺呼號 3遍 K(STANDING BY) 1遍 四、 回答程序： 對方呼號 1～3遍 DE(THIS IS) 1遍 本臺呼號 1～3遍 K(OVER) 1遍 五、 未聽清對方呼號時詢問呼叫程序： QRZ? 1～2遍 DE(THIS IS) 1遍 本臺呼號 1～3遍 六、 雙方溝通后的聯絡程序： R(ROGER） 1～2遍 對方呼號 1～2遍 DE(THIS IS) 1遍 本臺呼號 1～2遍 *通信內容* 對方呼號 1遍 DE(THIS IS) 1遍 本臺呼號 1遍 K(OVER) 1遍 通信內容一般是： 首先互相報告對方的訊號情況，再報告自己的姓名、地址、設備、天氣情況以及其他要談的內容，在確認聯絡相互交換QSL卡片

    標簽： 業余電臺 通信 程序

    上傳時間： 2014-01-02

    上傳用戶：libinxny

主站蜘蛛池模板： 苍梧县| 汪清县| 武穴市| 绥江县| 白朗县| 平昌县| 云林县| 宿松县| 荥阳市| 绥阳县| 长沙县| 靖江市| 商丘市| 托克托县| 永嘉县| 云浮市| 新龙县| 司法| 新宁县| 盈江县| 连江县| 长顺县| 伊宁县| 会泽县| 榆中县| 兴文县| 沙洋县| 开远市| 哈密市| 庐江县| 鄂托克旗| 元谋县| 孟州市| 包头市| 汉寿县| 揭阳市| 古浪县| 迭部县| 梨树县| 信丰县| 北安市|