再假定條件下雷達的快門限恒虛警處理及慢門限恒虛警處理
上傳時間： 2014-12-01
上傳用戶：kbnswdifs
文件中規劃進行多系統的整合應用，包含了～～～ 微型雷達偵測系統 熱感紅外線攝影機 可見光紅外線攝影機 無線網路傳輸應用 後端警報管理平臺
上傳時間： 2015-03-18
上傳用戶：戴斗笠的神秘人
該代碼包括線性調頻信號產生，正交解調，動目標檢測，恒虛警處理
標簽： matlab mtd 雷達 仿真 代碼 慢門限 快門
上傳時間： 2017-03-22
上傳用戶：tian0805
基于FPGA的恒虛警(CFAR)算法
上傳時間： 2022-07-08
上傳用戶：
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列(FPGA)在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對雷達信號處理的設計與實現，本文在以下兩個方面展開研究： 一方面以線性調頻信號(LFM)為例，分別對幾種基本的雷達信號處理，如正交相干檢波、脈沖壓縮、動目標顯示(MTI)/動目標檢測(MTD)和恒虛警(CFAR)詳細地闡述了其原理，在此基礎上給出了其經常采用的實現方法，并在MATLAB環境中對各個環節進行了參數化仿真，詳盡地給出了各環節的仿真波形圖。針對仿真結果，直觀形象地說明了不同實現方法的優劣。 另一方面結合MATLAB仿真結果，給出利用FPGA實現雷達信號處理的方案。在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的IP核的調用，并與VHDL語言相結合，完成雷達信號處理的FPGA實現。
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
國外信號完整性的經典之作，中文譯本 本書全面論述了信號完警性問題，主要講述了信號完整性和物理設概念，帶寬、電感和特性阻抗的實質含義，電阻、電容、電感和阻擾的相關分析，解決信號完整性問題的四個實用技術手段，物理互連世計對信號完格性的影響，數學推導背后隱藏的解決方案，以及改進信號完整推薦的設計準則等。該書與其他大多數同類書籍相比更強調直觀理解、實用工具和工程實踐，它以入門式的切入方式，使得讀者很容易認識到物理互連影響電氣性能的實質，從而可以盡快掌握信號完整性設計技術。本書作者以實踐專家的視角指出了造成信號完整性問題的根源，特別給出了在設計前期階段的問題解決方案，這是面向電子工業界的設技工程師和產品負責人的一本具有實用價值的參考書，其目的在于幫助也們在信號完整性問題出現之前能提前發現并及早加以解決，同時也可作為相關專業水本科生及研究生的教學指導用書
上傳時間： 2013-04-24
上傳用戶：bangbangbang
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列（FPGA）在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對脈壓雷達信號處理的FPGA實現，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經常采用的實現方法，對各種方法進行了比較研究；并針對線性調頻信號在MATLAB環境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的免費IP核的調用，并與VHDL語言相結合，進行雷達信號處理的FPGA實現。
上傳時間： 2013-06-24
上傳用戶：lingzhichao
隨著信息技術的飛速發展，人們對數據采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數據采集，處理設備便攜化、網絡化和智能化，并具有友好的人機界面。傳統的8/16位單片機因資源極度受限，難以滿足上述要求；而傳統的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。 嵌入式系統是一個快速發展的領域，嵌入式系統的研究內容涉及到計算機學科的各個方面。將嵌入式系統引入雷達信號處理系統，能極大的提高系統的實時性和靈活性。本文的研究正是基于ARM的雷達信號處理系統。 本文在對線性調頻連續波雷達測速測距研究的基礎上，討論了一種軟硬件配置靈活、結構精簡的雷達信號處理系統，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴展了UART、LCD、網口、IDE、觸摸屏、PS/2和USB等外圍接口，可實現對線性調頻連續波雷達回波信號進行數據采集、脈沖壓縮、恒虛警檢測、航跡相關，航跡顯示等處理，相關數據的存儲。在軟件設計方面，完成Bootloader，Linux2.4操作系統在系統上的移植，在此基礎上對實現了對網口、IDE、LCD等模塊的驅動程序編寫，并在MiniGUI上進行基于顯示終端需求的圖形用戶界面開發。
上傳時間： 2013-04-24
上傳用戶：Shoen
在船舶交管系統中，雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內完成。雜波處理如恒虛警處理本身比較復雜，這類處理過程又要求快速，圖像顯示系統要求及時的把接收到的雷達方位數據從極坐標轉換成直角坐標。在軟件上實現這些算法雖然精度可以達到，但是實時性問題不能滿足。因此這類問題多采用高速專用數字設備來實現。FPGA在數字信號處理領域有非常廣闊的應用前景，以其優良的性能在數字信號處理中發揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現一些函數和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現雷達信號處理和圖像顯示的算法研究，用硬件來實現正弦、余弦、正切、乘法、除法、指數和對數等基本函數和運算，把他們設計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調用，這樣在算法研究中可以節約大量的時間，在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示，本次課題設計主要做了如下工作： 1．對CORDIC算法進行分析和研究，以及它在雷達信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結果進行精度和速度分析。 4．對雷達信號處理和圖像顯示的相關算法進行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應用。 最終在實踐環節，成功利用CORDIC算法，在FPGA上實現可重用的IP core，這些IP core能夠以很高的精度實現一些基本函數和運算，在雷達信號處理與圖像顯示中起到很大的作用。
上傳時間： 2013-07-16
上傳用戶：steele
隨著信號處理技術的進步和電子技術的發展，雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發展，現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現，為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現兩方面，對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術，大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法，并將該算法在FPGA中進行了硬件實現，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案，并將其在FPGA芯片中進行了硬件實現，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案，通過改變FIFO長度改變自相關運算點數，實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現過程，并對設計進行了聯合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機，并在微波暗室中進行了測試。
上傳時間： 2013-06-13
上傳用戶：Divine
