PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
I2C總線器件在高抗干擾系統(tǒng)中的應(yīng)用: 摘要：本文先對I2C總線協(xié)議進(jìn)行了簡要敘述，然后介紹了一些常用的抗干擾措施，最后提供了一個(gè)利用I2C總線器件24WC01組成的高抗干擾應(yīng)用方案。 一、I2C總線概述 I2C總線是一雙線串行總線，它提供一小型網(wǎng)絡(luò)系統(tǒng)為總線上的電路共享公共的總線。總線上的器件有單片機(jī)LCD驅(qū)動(dòng)器以及E2PROM器等。型號(hào)有：PCF8566T、SAA1064T、24WC01等。 兩根雙向線中，一根是串行數(shù)據(jù)線（SDA），另一根是串行時(shí)鐘線（SCL）。總線和器件間的數(shù)據(jù)傳送均由這根線完成。每一個(gè)器件都有一個(gè)唯一的地址，以區(qū)別總線上的其它器件。當(dāng)執(zhí)行數(shù)據(jù)傳送時(shí)，誰是主器件，誰是從器件詳見表1。主器件是啟動(dòng)數(shù)據(jù)發(fā)送并產(chǎn)生時(shí)鐘信號(hào)的器件。被尋址的任何器件都可看作從器件。I2C總線是多主機(jī)總線，意思是可以兩個(gè)或更多的能夠控制總線的器件與總線連接。
標(biāo)簽： I2C 總線 器件 中的應(yīng)用
上傳時(shí)間： 2013-11-17
上傳用戶：時(shí)代將軍
基于量子流體動(dòng)力學(xué)模型，自主編制程序開發(fā)了半導(dǎo)體器件仿真軟件。其中包括快速、準(zhǔn)確數(shù)值離散方法和準(zhǔn)確的物理模型。基于對同一個(gè)si雙極晶體管的模擬，與商用軟件有近似的仿真結(jié)果。表明量子流體動(dòng)力學(xué)模型具有可行性，同時(shí)也表明數(shù)值算法和物理模型的正確性。
標(biāo)簽： 量子 流體 動(dòng)力學(xué)模型 半導(dǎo)體器件
上傳時(shí)間： 2013-10-08
上傳用戶：fanxiaoqie
霍爾器件作為無刷電機(jī)中的關(guān)鍵元件，應(yīng)該引起足夠的重視
標(biāo)簽： 霍爾器件 無刷直流電機(jī) 中的應(yīng)用
上傳時(shí)間： 2013-10-11
上傳用戶：GavinNeko
GMM600主要外購件
上傳時(shí)間： 2013-11-15
上傳用戶：huanglang
半導(dǎo)體濕敏器件及其應(yīng)用
上傳時(shí)間： 2013-11-03
上傳用戶：liuwei6419
電力半導(dǎo)體器件結(jié)溫的計(jì)算和測試
標(biāo)簽： 電力半導(dǎo)體器件 測試 結(jié)溫 計(jì)算
上傳時(shí)間： 2013-11-05
上傳用戶：zq70996813
1_Wire單總線器件技術(shù)規(guī)范及應(yīng)用研究
標(biāo)簽： Wire 單總線 器件 技術(shù)規(guī)范
上傳時(shí)間： 2013-12-17
上傳用戶：PresidentHuang
本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用等各個(gè)領(lǐng)域，具有一定的開發(fā)價(jià)值。
上傳時(shí)間： 2015-01-11
上傳用戶：王慶才
嵌入式可編程器件CPLD的典型實(shí)例 壓縮包，共計(jì)43個(gè)源碼文件。 使用ALTERA的 Muxplus 軟件即可編輯仿真 相關(guān)軟件可在教育網(wǎng)ftp下載[天網(wǎng)查詢，有很多站點(diǎn)提供]
上傳時(shí)間： 2015-01-14
上傳用戶：894898248
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
