-
/*--------- 8051內(nèi)核特殊功能寄存器 -------------*/
sfr ACC = 0xE0; //累加器
sfr B = 0xF0; //B 寄存器
sfr PSW = 0xD0; //程序狀態(tài)字寄存器
sbit CY = PSW^7; //進(jìn)位標(biāo)志位
sbit AC = PSW^6; //輔助進(jìn)位標(biāo)志位
sbit F0 = PSW^5; //用戶標(biāo)志位0
sbit RS1 = PSW^4; //工作寄存器組選擇控制位
sbit RS0 = PSW^3; //工作寄存器組選擇控制位
sbit OV = PSW^2; //溢出標(biāo)志位
sbit F1 = PSW^1; //用戶標(biāo)志位1
sbit P = PSW^0; //奇偶標(biāo)志位
sfr SP = 0x81; //堆棧指針寄存器
sfr DPL = 0x82; //數(shù)據(jù)指針0低字節(jié)
sfr DPH = 0x83; //數(shù)據(jù)指針0高字節(jié)
/*------------ 系統(tǒng)管理特殊功能寄存器 -------------*/
sfr PCON = 0x87; //電源控制寄存器
sfr AUXR = 0x8E; //輔助寄存器
sfr AUXR1 = 0xA2; //輔助寄存器1
sfr WAKE_CLKO = 0x8F; //時(shí)鐘輸出和喚醒控制寄存器
sfr CLK_DIV = 0x97; //時(shí)鐘分頻控制寄存器
sfr BUS_SPEED = 0xA1; //總線速度控制寄存器
/*----------- 中斷控制特殊功能寄存器 --------------*/
sfr IE = 0xA8; //中斷允許寄存器
sbit EA = IE^7; //總中斷允許位
sbit ELVD = IE^6; //低電壓檢測中斷控制位
8051
標(biāo)簽：
80C51
特殊功能寄存器
地址
上傳時(shí)間：
2013-10-30
上傳用戶：yxgi5
-
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源；且價(jià)格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。
TLC2543的特點(diǎn)
（1）12位分辯率A/D轉(zhuǎn)換器；
（2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時(shí)間；
（3）11個(gè)模擬輸入通道；
（4）3路內(nèi)置自測試方式；
（5）采樣率為66kbps；
（6）線性誤差±1LSBmax；
（7）有轉(zhuǎn)換結(jié)束輸出EOC；
（8）具有單、雙極性輸出；
（9）可編程的MSB或LSB前導(dǎo)；
（10）可編程輸出數(shù)據(jù)長度。
TLC2543的引腳排列及說明
TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1
TLC2543電路圖和程序欣賞
#include<reg52.h>
#include<intrins.h>
#define uchar unsigned char
#define uint unsigned int
sbit clock=P1^0; sbit d_in=P1^1;
sbit d_out=P1^2;
sbit _cs=P1^3;
uchar a1,b1,c1,d1;
float sum,sum1;
double sum_final1;
double sum_final;
uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};
uchar wei[]={0xf7,0xfb,0xfd,0xfe};
void delay(unsigned char b) //50us
{
unsigned char a;
for(;b>0;b--)
for(a=22;a>0;a--);
}
void display(uchar a,uchar b,uchar c,uchar d)
{
P0=duan[a]|0x80;
P2=wei[0];
delay(5);
P2=0xff;
P0=duan[b];
P2=wei[1];
delay(5);
P2=0xff;
P0=duan[c];
P2=wei[2];
delay(5);
P2=0xff;
P0=duan[d];
P2=wei[3];
delay(5);
P2=0xff;
}
uint read(uchar port)
{
uchar i,al=0,ah=0;
unsigned long ad;
clock=0;
_cs=0;
port<<=4;
for(i=0;i<4;i++)
{
d_in=port&0x80;
clock=1;
clock=0;
port<<=1;
}
d_in=0;
for(i=0;i<8;i++)
{
clock=1;
clock=0;
}
_cs=1;
delay(5);
_cs=0;
for(i=0;i<4;i++)
{
clock=1;
ah<<=1;
if(d_out)ah|=0x01;
clock=0;
}
for(i=0;i<8;i++)
{
clock=1;
al<<=1;
if(d_out) al|=0x01;
clock=0;
}
_cs=1;
ad=(uint)ah;
ad<<=8;
ad|=al;
return(ad);
}
void main()
{
uchar j;
sum=0;sum1=0;
sum_final=0;
sum_final1=0;
while(1)
{
for(j=0;j<128;j++)
{
sum1+=read(1);
display(a1,b1,c1,d1);
}
sum=sum1/128;
sum1=0;
sum_final1=(sum/4095)*5;
sum_final=sum_final1*1000;
a1=(int)sum_final/1000;
b1=(int)sum_final%1000/100;
c1=(int)sum_final%1000%100/10;
d1=(int)sum_final%10;
display(a1,b1,c1,d1);
}
}
標(biāo)簽：
2543
TLC
上傳時(shí)間：
2013-11-19
上傳用戶：shen1230
-
#include<iom16v.h>
#include<macros.h>
#define uint unsigned int
#define uchar unsigned char
uint a,b,c,d=0;
void delay(c)
{ for for(a=0;a<c;a++)
for(b=0;b<12;b++);
};
uchar tab[]={
0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
標(biāo)簽：
AVR
單片機(jī)
數(shù)碼管
上傳時(shí)間：
2013-10-21
上傳用戶：13788529953
-
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時(shí)間：
2013-11-06
上傳用戶：smallfish
-
在擴(kuò)頻通信中，Rake接收是抵抗多徑衰落的有效方法。本文首先介紹無線移動(dòng)通信的信道特性，然后對Rake接收的基本原理和接收機(jī)結(jié)構(gòu)進(jìn)行詳細(xì)描述，并對Rake接收性能進(jìn)行了仿真比較。仿真結(jié)果表明，在多徑信道條件下，Rake接收方式能很好的改善接收系統(tǒng)誤碼性能；采用GOLD序列擴(kuò)頻比m序列擴(kuò)頻方式時(shí)，Rake接收方法性能提高的更明顯。
標(biāo)簽：
Rake
擴(kuò)頻通信
仿真研究
上傳時(shí)間：
2013-11-16
上傳用戶：whenfly
-
同軸電纜知識(shí)介紹一、概述1、基帶同軸電纜同軸電纜以硬銅線為芯,外包一層絕緣材料。這層絕緣材料用密織的網(wǎng)狀導(dǎo)體環(huán)繞,網(wǎng)外又覆蓋一層保護(hù)性材料。有兩種廣泛使用的同軸電纜。一種是50歐姆電纜,用于數(shù)字傳輸,由于多用于基帶傳輸,也叫基帶同軸電纜;另一種是75歐姆電纜,用于模擬傳輸,即下一節(jié)要講的寬帶同軸電纜。這種區(qū)別是由歷史原因造成的,而不是由于技術(shù)原因或生產(chǎn)廠家。同軸電纜的這種結(jié)構(gòu),使它具有高帶寬和極好的噪聲抑制特性。同軸電纜的帶寬取決于電纜長度。1km的電纜可以達(dá)到1Gb/s~2Gb/s的數(shù)據(jù)傳輸速率。還可以使用更長的電纜,但是傳輸率要降低或使用中間放大器。目前,同軸電纜大量被光纖取代,但仍廣泛應(yīng)用于有線電視和某些局域網(wǎng)。2、寬帶同軸電纜使用有限電視電纜進(jìn)行模擬信號(hào)傳輸?shù)耐S電纜系統(tǒng)被稱為寬帶同軸電纜。“寬帶”這個(gè)詞來源于電話業(yè),指比4kHz寬的頻帶。然而在計(jì)算機(jī)網(wǎng)絡(luò)中,“寬帶電纜”卻指任何使用模擬信號(hào)進(jìn)行傳輸?shù)碾娎|網(wǎng)。由于寬帶網(wǎng)使用標(biāo)準(zhǔn)的有線電視技術(shù),可使用的頻帶高達(dá)300MHz（常常到450MHz）;由于使用模擬信號(hào),需要在接口處安放一個(gè)電子設(shè)備,用以把進(jìn)入網(wǎng)絡(luò)的比特流轉(zhuǎn)換為模擬信號(hào),并把網(wǎng)絡(luò)輸出的信號(hào)再轉(zhuǎn)換成比特流。寬帶系統(tǒng)又分為多個(gè)信道,電視廣播通常占用6MHz信道。每個(gè)信道可用于模擬電視、CD質(zhì)量聲音(1.4Mb/s)或3Mb/s的數(shù)字比特流。電視和數(shù)據(jù)可在一條電纜上混合傳輸。寬帶系統(tǒng)和基帶系統(tǒng)的一個(gè)主要區(qū)別是：寬帶系統(tǒng)由于覆蓋的區(qū)域廣,因此,需要模擬放大器周期性地加強(qiáng)信號(hào)。這些放大器僅能單向傳輸信號(hào),因此,如果計(jì)算機(jī)間有放大器,則報(bào)文分組就不能在計(jì)算機(jī)間逆向傳輸。為了解決這個(gè)問題,人們已經(jīng)開發(fā)了兩種類型的寬帶系統(tǒng)：雙纜系統(tǒng)和單纜系統(tǒng)。
1)雙纜系統(tǒng)雙纜系統(tǒng)有兩條并排鋪設(shè)的完全相同的電纜。為了傳輸數(shù)據(jù),計(jì)算機(jī)通過電纜1將數(shù)據(jù)傳輸?shù)诫娎|數(shù)根部的設(shè)備,即頂端器(head-end),隨后頂端器通過電纜2將信號(hào)沿電纜數(shù)往下傳輸。所有的計(jì)算機(jī)都通過電纜1發(fā)送,通過電纜2接收。2)單纜系統(tǒng)另一種方案是在每根電纜上為內(nèi)、外通信分配不同的頻段。低頻段用于計(jì)算機(jī)到頂端器的通信,頂端器收到的信號(hào)移到高頻段,向計(jì)算機(jī)廣播。在子分段(subsplit)系統(tǒng)中,5MHz~30MHz頻段用于內(nèi)向通信,40MHz~300MHz頻段用于外向通信。在中分(midsplit)系統(tǒng)中,內(nèi)向頻段是5MHz~116MHz,而外向頻段為168MHz~300MHz。這一選擇是由歷史的原因造成的。3)寬帶系統(tǒng)有很多種使用方式在一對計(jì)算機(jī)間可以分配專用的永久性信道;另一些計(jì)算機(jī)可以通過控制信道,申請建立一個(gè)臨時(shí)信道,然后切換到申請到的信道頻率;還可以讓所有的計(jì)算機(jī)共用一條或一組信道。從技術(shù)上講,寬帶電纜在發(fā)送數(shù)字?jǐn)?shù)據(jù)上比基帶（即單一信道）電纜差,但它的優(yōu)點(diǎn)是已被廣泛安裝。
標(biāo)簽：
同軸電纜
上傳時(shí)間：
2013-10-18
上傳用戶：段璇琮*
-
文中在pre-FFT定時(shí)同步算法的基礎(chǔ)上提出一個(gè)新的定時(shí)同步算法及其改進(jìn)算法，該算法利用規(guī)則集對相關(guān)函數(shù)和導(dǎo)函數(shù)優(yōu)化的方法得以進(jìn)一步減小估計(jì)方差，本文在給出其推導(dǎo)過程的基礎(chǔ)上給出了仿真結(jié)果，并與相關(guān)算法進(jìn)行比較，結(jié)果表明新算法的定時(shí)估計(jì)精度較高且具有一定的魯棒性。
標(biāo)簽：
OFDM
多徑信道
定時(shí)同步算法
上傳時(shí)間：
2013-10-29
上傳用戶：hebmuljb
-
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時(shí)間：
2013-10-13
上傳用戶：lml1234lml
-
題目：利用條件運(yùn)算符的嵌套來完成此題：學(xué)習(xí)成績>=90分的同學(xué)用A表示，60-89分之間的用B表示，60分以下的用C表示。 1.程序分析：(a>b)?a:b這是條件運(yùn)算符的基本例子。
標(biāo)簽：
gt
90
運(yùn)算符
嵌套
上傳時(shí)間：
2015-01-08
上傳用戶：lifangyuan12
-
RSA算法 :首先, 找出三個(gè)數(shù), p, q, r, 其中 p, q 是兩個(gè)相異的質(zhì)數(shù), r 是與 (p-1)(q-1) 互質(zhì)的數(shù)...... p, q, r 這三個(gè)數(shù)便是 person_key，接著, 找出 m, 使得 r^m == 1 mod (p-1)(q-1)..... 這個(gè) m 一定存在, 因?yàn)?r 與 (p-1)(q-1) 互質(zhì), 用輾轉(zhuǎn)相除法就可以得到了..... 再來, 計(jì)算 n = pq....... m, n 這兩個(gè)數(shù)便是 public_key ，編碼過程是, 若資料為 a, 將其看成是一個(gè)大整數(shù), 假設(shè) a < n.... 如果 a >= n 的話, 就將 a 表成 s 進(jìn)位 (s
標(biāo)簽：
person_key
RSA
算法
上傳時(shí)間：
2013-12-14
上傳用戶：zhuyibin
