ISP 型單片機實驗板學習單片機離不開實驗，以往單片機的實驗往往依賴于仿真機和單片機學習系統(tǒng)，價格昂貴，至使學習單片機的門檻很高，很多人不能跨入單片機學習的大門。近年來，隨著FLASH型單片機的廣泛應用，采用軟件模擬加寫片驗證成為一種經濟實用的實驗方法，尤其是隨著單片機技術的發(fā)展，很多單片機都具有了ISP 功能，只要一根下載線即可以編程。STC 單片機更是將其ISP 功能發(fā)揮極致，只要有RS232 接口，不需任何其他電路即可實現(xiàn)ISP 功能。。多年前，本網站為單片機愛好者設計了實驗電路板，并公開了全部的軟、硬件資料，廣受愛好者歡迎，很多人使用這塊實驗電路板學習并由此入門，同時網絡上也出現(xiàn)了很多同類功能的實驗電路板，為廣大愛好者學習單片機創(chuàng)造了良好的條件。隨著技術的發(fā)展，本站在原實驗電路板的基礎上，開發(fā)了一塊功能更強的實驗電路板，該板除保留了原板廣受好評的部分外，新增了更多的功能。最大的特點是具有仿真能力，不再需要昂貴的仿真機，即可使用Keil 軟件進行仿真調試，使得學習成本大為下降。板上安裝了6 位數(shù)碼管（原板為2 位數(shù)碼管）；8 個發(fā)光二極管；四個按鈕開關；一個簡單的音響電路；一個用于計數(shù)實驗的振蕩器；At24CXXX 類芯片插座；X5045 芯片插座；RS232 串行接口。
上傳時間： 2013-10-24
上傳用戶：dragonhaixm
中穎單片機入門與實戰(zhàn) 單片機又稱單片微處理器，其應用已滲入到各行各業(yè)，生產廠家亦從二十年前的寥寥幾家發(fā)展到現(xiàn)在的幾十間甚至更多。不同的廠家基于各自的架構平臺，設計了不同功能特點的單片機，這就使得工程師們可以按照具體設計要求挑選最適合的一款芯片進行系統(tǒng)開發(fā)，既滿足功能需求又能最大限度降低成本，提高了自己產品的性價比。中穎單片機基于公司自有的4-bit CPU IP(CPU60)發(fā)展起來，芯片采用的是程序內存和數(shù)據(jù)存儲器在物理空間上完全獨立的哈佛結構。程序內存和數(shù)據(jù)存儲器地址以及總線完全分開，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度。同時由于讀取指令和存取操作數(shù)可以同時進行（流水線作業(yè)），因而具有較高的執(zhí)行效率。中穎設計工程師以此設計了SH66XX, SH67XX 和SH69XX 等一系列的單片機，涵蓋了包括消費類，家電及來電顯示電話的多方面應用，以其產品的多樣化，優(yōu)異的抗干擾性能，良好的性價比和及時的售后服務在競爭激烈的市場占有一席之地，并且每年的出貨量在持續(xù)快速的增長中。中穎單片機能在短短數(shù)年間取得如此成績及市場認可度，自有其道理。
標簽： 中穎單片機
上傳時間： 2013-11-20
上傳用戶：huanglang
一：微電腦設計11.1：微電腦基本結構11.2：單芯片微電腦21.3：單芯片微電腦種類3二：MCS51架構介紹62.1：接腳說明62.2：內部構造圖72.3：系統(tǒng)時序82.4：內存結構92.5：系統(tǒng)重制142.6：中斷結構15三：LCD簡介243.1：簡介243.2：內部結構263.3：模塊指令29圖1-1 微電腦基本結構1表1-1 MCS-51 單芯片比較.5圖2-1 MCS-51 接腳圖.6圖2-2 內部結構方塊圖8圖2-3 MCS-51 指令執(zhí)行時序.9圖2-4 MCS-51 內部數(shù)據(jù)存儲器.10圖2-5 MCS-51 程序內存結構圖.10圖2-6 MCS-51內部數(shù)據(jù)存儲器結構11圖2-7 特殊功能緩存器12表2-1 特殊功能緩存器(SFC)初值設定.13圖2-8 數(shù)據(jù)存儲器結構圖13表2-2 SFR重置設定值.15表2-3 中斷向量17圖2-9 中斷結構方塊圖18表2-4 中斷致能緩存器IE19表2-5 中斷優(yōu)先權緩存器(IP) .20表2-6 中斷源優(yōu)先權順序21表2-7 計時/計數(shù)控制緩存器TCON.21表2-8 計時/計數(shù)模式設定.23圖3-1 LCD 的接口電路方圖24表3-1 LCD 接腳說明25表3-2 控制腳功能25表3-3 LCD 模塊地址對映26表3-4 字符產生器與字型碼對映27表3-5 LCD 內字型表28表3-6 LCD 控制指令表32圖3-2 初始化流程圖33表4-1 功能說明34圖4-1 電路圖35圖4-2 程序流程圖36此篇專題主要研究是利用8051芯片制作出電子鐘，利用LCD當作顯示介面，并且設置有鬧鈴功能，是很可以融入生活的小家電。關鍵詞: AT89C51，LCD，電子鍾，數(shù)字鐘，鬧鈴。四：電子鐘344.1：相關知識344.2：功能說明344.3`:流程圖36五：心得感想41六：程序代碼42附錄：MCS51指令集.54參考數(shù)據(jù)60
上傳時間： 2013-10-11
上傳用戶：butterfly2013
單片機軟件濾波的幾種方法:假定從AD中讀取數(shù)據(jù)的子程序為：unsigned int get_ad();1、限幅濾波法（又稱程序判斷濾波法）A、方法：根據(jù)經驗判斷，確定兩次采樣允許的最大偏差值（設為A）。每次檢測到新值時判斷：如果本次值與上次值之差<=A,則本次值有效；如果本次值與上次值之差>A,則本次值無效,放棄本次值,用上次值代替本次值。B、優(yōu)點：能有效克服因偶然因素引起的脈沖干擾C、缺點：無法抑制那種周期性的干擾，平滑度差D、軟件實現(xiàn)：//=======================//值A可根據(jù)實際情況調整，value為有效值，new_value為當前采樣值//濾波程序返回有效的實際值
上傳時間： 2013-10-20
上傳用戶：xiaojie
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升 目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
提出了一種學生公寓安防系統(tǒng)的設計方法。整個系統(tǒng)用微機作總控臺，每個公寓用單片機控制。用煙霧傳感器，實現(xiàn)了防火報警；用人體熱釋電傳感器，實現(xiàn)了防盜報警；用磁條及電磁感應線圈，實現(xiàn)了貴重物品檢測報警；用單片機通信技術，實現(xiàn)了異地監(jiān)控和多個公寓監(jiān)控。試驗數(shù)據(jù)表明，該系統(tǒng)實現(xiàn)了學生公寓防火防盜及報警功能，并能存儲和顯示相關信息，配合其它設計模塊，可完成整個校園內部遠程安防控制及數(shù)據(jù)庫管理。本設計為新一代高科技學生公寓的構建奠定了基礎。
標簽： 安防系統(tǒng) 設計方法
上傳時間： 2013-12-10
上傳用戶：xcy122677
隨著多核平臺在嵌入式市場的激增，從傳統(tǒng)堆棧到多核堆棧的遷移已成標準任務。但它本身引發(fā)了如何有效挖掘多核功能的一些挑戰(zhàn)。部分需要解決的問題包括：調試、有效線程處理及避免出現(xiàn)死鎖情況、性能和時間造成的延遲問題、多個CPU之間共享系統(tǒng)資源的問題、緩存一致性問題、OS角色問題（不同CPU之間的線程及中斷遷移）等。本會議將具體討論這些挑戰(zhàn)并且針對如何應對這些挑戰(zhàn)提供相應的建議。此外，我們還將討論現(xiàn)有的調試技術、工具和方法論。
上傳時間： 2013-12-26
上傳用戶：wxnumen
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升 目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2015-01-02
上傳用戶：refent
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
