FPGA實(shí)現(xiàn)多進(jìn)制FSK的調(diào)制解調(diào)
標(biāo)簽： FPGA FSK 進(jìn)制 調(diào)制解調(diào)
上傳時(shí)間： 2013-11-19
上傳用戶：xjy441694216
Altium+Designer+原理圖和PCB多通道設(shè)計(jì)方法介紹
標(biāo)簽： Designer Altium PCB 原理圖
上傳時(shí)間： 2013-11-01
上傳用戶：ccclll
此電路是我個(gè)人設(shè)計(jì)的！是一個(gè)辦公設(shè)備多紙張檢測(cè)電路！遇到一次多紙張進(jìn)機(jī)就自動(dòng)檢出！
標(biāo)簽： PCB 辦公設(shè)備 檢測(cè)電路
上傳時(shí)間： 2013-10-22
上傳用戶：michael20
PCB設(shè)計(jì)經(jīng)驗(yàn)，多層PCB設(shè)計(jì)經(jīng)驗(yàn)。
標(biāo)簽： PCB 多層 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-10-26
上傳用戶：xinhaoshan2016
為了能實(shí)時(shí)監(jiān)控?zé)o人機(jī)的狀態(tài)和提高無人機(jī)的安全可靠性，本設(shè)計(jì)利用FPGA高速率、豐富的片上資源和靈活的設(shè)計(jì)接口，設(shè)計(jì)了一套無人機(jī)多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無人機(jī)不同位置的攝像機(jī)所采集的視頻信息，傳送給地面站控制設(shè)備，并在同一臺(tái)顯示器上實(shí)現(xiàn)同步顯示的功能。仿真結(jié)果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實(shí)時(shí)性、和高清度，確保無人機(jī)完成偵查任務(wù)。
標(biāo)簽： FPGA 無人機(jī) 多路 視頻監(jiān)控
上傳時(shí)間： 2013-10-24
上傳用戶：baiom
通過對(duì)LCD1602/LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)．所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．
上傳時(shí)間： 2015-01-01
上傳用戶：wwwwwen5
中興通訊硬件一部巨作－信號(hào)完整性 近年來，通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來越快，高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來 越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對(duì)信 號(hào)完整性技術(shù)的需求越來越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中， 系統(tǒng)地綜合運(yùn)用信號(hào)完整性技術(shù)可以帶來很多好處， 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí)，也具有豐富的模擬特性，電路設(shè)計(jì)工程師需要 通過精確測(cè)定、或估算各種噪聲的幅度及其時(shí)域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過精心設(shè)計(jì)和權(quán)衡，控制總噪聲不超過電路的抗干擾能力，保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要， 我們?cè)谌ツ旰徒衲觋P(guān)于信號(hào)完整性技術(shù)合作的基 礎(chǔ)上，克服時(shí)間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號(hào)完整性” 部分。由于我們的經(jīng)驗(yàn)和知識(shí)所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評(píng)指正。 本教材的對(duì)象是所內(nèi)硬件設(shè)計(jì)工程師， 針對(duì)我所的實(shí)際情況， 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì)， 相信會(huì)給大家?guī)硪嫣帯Ｍ瑫r(shí)，也希望通過我們的不懈努力能消除大家在信號(hào)完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國(guó)海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助，尤其在審稿時(shí)提出了很多建設(shè)性的意見，在此一并致謝！
標(biāo)簽： 中興通訊 硬件 信號(hào)完整性 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-11-03
上傳用戶：奇奇奔奔
系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號(hào)輸入模塊 ， 視頻信號(hào)處 理模 塊和視頻信號(hào)輸出模塊等 3個(gè)部分組成。各個(gè)模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號(hào) 轉(zhuǎn) 換成 數(shù) 字 信 號(hào) 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對(duì)輸入 的數(shù)字視頻信號(hào)進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出到顯示器。
上傳時(shí)間： 2013-11-09
上傳用戶：xiaoyunyun
怎樣使用Nios II處理器來構(gòu)建多處理器系統(tǒng) Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for Peripheral Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share Peripherals . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing Peripherals in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上傳時(shí)間： 2013-11-21
上傳用戶：lo25643
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對(duì)視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號(hào)輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢(shì)，應(yīng)用靈活的的多路視頻信號(hào)的合成技術(shù)和數(shù)字圖像處理算法，實(shí)現(xiàn)實(shí)時(shí)處理多路視頻數(shù)據(jù)。
上傳時(shí)間： 2013-11-21
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="224gu"></strike>
