多層線路板設計
上傳時間： 2013-11-20
上傳用戶：love1314
用FPGA設計多功能數(shù)字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
隨著數(shù)字音頻技術的不斷發(fā)展，數(shù)字化音頻設備已廣泛應用于廣播電視節(jié)目領域。鑒于專業(yè)數(shù)字音頻設備越來越多地需求，以及專用接收發(fā)送設備的復雜性，本設計采用Philips公司的ARM7控制芯片LPC2138結合音響設備專用芯片，設計一個簡單的AES/EBU（AES3）數(shù)字音頻收發(fā)系統(tǒng)，實現(xiàn)了專業(yè)AES3數(shù)字音頻的接收與發(fā)送。實驗顯示，在輸入1 kHz，24 dBu時，本設計的總諧波失真小于0.005%，信噪比大于90 dBu。
上傳時間： 2013-10-20
上傳用戶：王慶才
基于DDS的多波形信號發(fā)生器設計
上傳時間： 2013-10-15
上傳用戶：zhishenglu
本文介紹了在大規(guī)模FPGA設計中可以提高綜合效率和效果的多點綜合技術，本文適合大規(guī)模FPGA的設計者和Synplify pro的用戶閱讀。
上傳時間： 2013-11-04
上傳用戶：變形金剛
基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現(xiàn)了三路以上的串口擴展。該設計靈活性高，可根據(jù)需求靈活實現(xiàn)并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。
上傳時間： 2013-11-03
上傳用戶：924484786
設計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當?shù)臅r候選用。這種方法也適合于不定長包的處理。
上傳時間： 2013-11-05
上傳用戶：ch3ch2oh
【摘要】本文結合作者多年的印制板設計經(jīng)驗，著重印制板的電氣性能，從印制板穩(wěn)定性、可靠性方面，來討論多層印制板設計的基本要求。【關鍵詞】印制電路板；表面貼裝器件；高密度互連；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導線和裝配焊接電子元件用的焊盤組成，既具有導通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術）的不斷發(fā)展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產(chǎn)品更加智能化、小型化，因而推動了PCB工業(yè)技術的重大改革和進步。自1991年IBM公司首先成功開發(fā)出高密度多層板（SLC）以來，各國各大集團也相繼開發(fā)出各種各樣的高密度互連（HDI）微孔板。這些加工技術的迅猛發(fā)展，促使了PCB的設計已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設計靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟性能，現(xiàn)已廣泛應用于電子產(chǎn)品的生產(chǎn)制造中。下面，作者以多年設計印制板的經(jīng)驗，著重印制板的電氣性能，結合工藝要求，從印制板穩(wěn)定性、可靠性方面，來談談多層制板設計的基本要領。
上傳時間： 2013-10-08
上傳用戶：zhishenglu
為有效控制固態(tài)功率調(diào)制設備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發(fā)器的設計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發(fā)器輸出脈沖信號達到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-17
上傳用戶：123456wh
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統(tǒng)設計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉換的速度。該研究以網(wǎng)絡交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現(xiàn)。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發(fā)周期,能滿足設計要求。關鍵詞:串并轉換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-17
上傳用戶：hxy200501
