電機是現代生產中的重要電氣設備，電機的故障會對生產造成重大影響，因此需要監測電機的運行狀態。同時，不斷提高的環保標準要求控制電機的噪聲。測試和分析電機的振動為電機的故障診斷和電機的噪聲控制提供了途徑，因此有必要建立一個電機振動測試分析系統。 過去20多年來，虛擬儀器技術取得了長足發展，在工程測試等領域得到了廣泛的應用。相比于傳統儀器，虛擬儀器技術具有性能高，擴展性強等諸多優勢。LabVIEW是虛擬儀器軟件開發平臺中最常用的一個。 本文在虛擬儀器的基礎上開發了電機振動測試分析系統，主要內容包括以下幾個方面： 1．電機振動測試分析平臺的建立，以LabVIEW為軟件開發平臺，配合數據采集卡，加速度傳感器等硬件設備建立了電機振動信號采集與處理的虛擬儀器系統，完成振動信號的采集、顯示、處理、數據管理等一系列功能； 2．電機振動信號處理方法的研究，深入分析了傅里葉變換、時頻分析、小波分析等在電機振動信號處理中的優缺點，著重研究了獨立分量分析等新技術在電機內部振動信號處理上的應用，針對電機振動的特性，給出了各種信號處理方法的參數優化： 3．電機故障診斷的研究，針對電機故障特征量的提取和選擇提出了作者自己的見解，建立了基于振動的最小二乘支持向量機電機故障診斷，實例證明了支持向量機在電機故障診斷上的有效性； 4．針對電機故障診斷中故障樣本不易獲得的特點，提出了基于支持向量數據描述的多層分類器，是一種較有應用價值的新方法。
上傳時間： 2013-06-24
上傳用戶：黃華強
隨著用戶對供電質量要求的進一步提高，模塊化UPS 并聯系統獲得了越來越廣泛的應用。本文以模塊化UPS為研究對象，根據電路結構，將其分為直流部分模塊化和交流部分模塊化分別進行討論。整流環節對Boost-PFC 電路進行并聯控制，實現直流部分的模塊化；逆變環節在瞬時電壓PID 控制的基礎上，引入了瞬時均流的并聯控制策略，實現交流部分的模塊化。 介紹了有源功率因數校正技術的基本原理和控制思路，分析了單管雙Boost-PFC電路的工作過程，并將其簡化等效成常規的Boost 電路進行分析和控制。根據控制系統的結構，分別對電流控制環和電壓控制環進行了分析，得出了電感電流主要受電流指令的影響，而輸入輸出電壓差的影響則相對比較小；輸出電壓主要受參考給定指令電壓、緩啟給定指令電壓以及輸出電流等因素的影響。根據電流環和電壓環的解析表達式，給出了并聯控制的方法及原理。 對單相電路、三相電路以及多模塊并聯電路分別進行了仿真驗證，對多模塊的并聯系統進行了實驗驗證。建立了單相逆變器的數學模型，并加入PID 控制器，得到了輸出電壓的解析表達式，得出逆變器輸出電壓與參考給定電壓和輸出電流有關。利用極點配置的方法得到了模擬域PID 控制器參數的計算公式，并采用后向差分法，將其轉換到數字域，得到了數字PID 控制器參數與模擬域參數的換算關系。通過實驗測試和曲線擬合的辦法，得到了實際逆變器的電路參數。通過對所設計的數字PID 控制器進行仿真和實驗，驗證了理論分析和計算。建立了PID 電壓閉環的多逆變器并聯系統數學模型，分析得出并聯系統的輸出電壓主要由系統中各模塊的平均給定電壓決定，同時也受較高次的輸出諧波電流影響，受輸出基波電流影響相對較小；環流主要受模塊的給定電壓與系統平均給定電壓的偏差影響。針對環流產生的原因，提出了一種瞬時均流控制策略來減小系統環流對給定電壓偏差的增益，從而達到瞬時均流的目的。 對兩逆變模塊并聯的系統在各種工況下進行了仿真和實驗，驗證了理論分析的正確性和這種瞬時均流控制策略的可行性。
上傳時間： 2013-04-24
上傳用戶：ggwz258
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
近年來，嵌入式技術發展迅速，已經滲透到工業控制、智能設備以及電子消費品等人們日常生活的各個領域，而Internet技術也取得了巨大的發展，為人們所廣為接受，于是嵌入式技術和Internet技術相結合形成的嵌入式Internet技術適時地出現了，并且成為實現遠程控制、信息共享的關鍵技術。 本文首先闡述了課題研究的背景、目的和意義，以及嵌入式TCP/IP協議棧研究的現狀，然后分析了嵌入式操作系統μ C/OS-Ⅱ的工作原理并描述了把它移植到LPC2210上的過程，為嵌入式TCP/IP協議棧實現提供了操作系統支持。接著，針對嵌入式協議棧的特殊需求，詳細分析并采用了零拷貝技術、跨層技術等對LwIP協議棧進行了有效的裁剪和優化，結合μ C/PS-Ⅱ設計了一種緊湊的協議棧工作模型和內存管理機制。并且結合μ C/OS-Ⅱ設計了協議棧的工作模型和內存管理機制。在驅動程序的基礎上實現了對LwIP中的IP協議、ARP協議、ICMP協議、UDP協議和TCP協議等幾個協議棧的裁剪和優化。并分析了它們的安全漏洞及基于這些漏洞的攻擊方式，在這個基礎上提出了如攻擊檢測算法等填補漏洞和抵抗攻擊的一些技術和措施。最后在目標板上成功移植了優化后的LwIP。 本文同時還設計了一種能夠提供足夠多軟定時器資源的算法。在不需要操作系統支持的情況下，軟定時器可以給多任務的系統提供足夠的定時服務，而且不影響中斷處理時間。并且具有自動回調功能，啟動一次以后就可自動調用定時器。此軟定時器使用方便且易移植，大大方便了本課題多次使用定時器的需要。課題結合具體項目“蓄電池狀態記錄儀的設計”，分析了它的各個功能模塊，設計了其系統結構。對各個功能模塊的設計與實現進行了代碼編寫和測試，借助于TFTP服務器實現了基于協議的嵌入式目標板和PC機間的網絡通信。 本課題經過幾個月的軟硬件設計和現場測試，已實現了最初的設計目標。構建出了實驗硬件平臺和一個多任務多協議的基本實時系統框架。以后的開發者可以不必深入了解μ C/OS-Ⅱ實時操作系統和嵌入式TCP/IP協議棧的情況下就可以方便的創建一個嵌入式網絡控制系統，并能在平臺上開發其它的應用任務，為以后的研究提供了參考并奠定了基礎。
上傳時間： 2013-04-24
上傳用戶：www240697738
自1887年美國奧梯斯公司制造出世界上第一臺電梯以來，電梯作為一種垂直運動的升降設備，已日益成為人們生活中一項不可缺少的生活工具。隨著經濟的發展，高層建筑的不斷涌現，電梯的功能與種類也隨之而多樣化，同時也對電梯的穩定性、安全性、舒適性、運行效率提出了更高的要求。 電梯控制系統是電梯技術的核心，它將電梯的各機械部件有機的組合起來，實現了電梯復雜的功能與穩定有效的運行。隨著電子技術日新月異的發展，電梯控制系統經歷了繼電器控制、可編程邏輯控制(PLC)、智能微機控制的發展歷程。本文在總結了當前電梯控制系統的基礎上，設計了一套基于ARM技術與工業現場總線CAN(控制器局域網)的嵌入式集選型電梯控制系統。該控制系統采用變頻變壓調速方式，可與多款變頻器相結合，并可匹配有齒輪曳引機和無齒輪永磁同步曳引機，適用于最高樓層為64層、4m/s以下電梯控制。該控制系統目前已成功應用在某電梯生廠家的國內、南非等電梯項目中。 論文闡述了本電梯控制系統的控制策略，詳細介紹了以ARM7芯片LPC2378為核心的電梯主控制器的硬件結構及其軟件設計。曳引機的速度控制是電梯控制技術的關鍵，因此為提高電梯運行時的舒適感與運行效率，文中建立了電梯運行速度曲線的數學模型，提出了根據設定時間參數與樓層間距自動生成速度曲線的計算方法。為優化電梯起動時的舒適感，論文還討論了模糊控制技術在負載補償中的應用。此外，本文在深入闡述CANOPEN協議原理的基礎上，完成了基于CANOPEN的應用層協議設計，實現了電梯控制系統各控制器(主控制器、樓層控制器、轎廂控制器)之間實時、可靠的通信。
上傳時間： 2013-07-20
上傳用戶：西伯利亞狼
指紋識別是在指紋圖像上找到指紋的特征，通過計算機模糊比較的方法，把兩個指紋的特征模板進行比較，計算出它們的相似程度，最終得到兩個指紋的匹配結果。本文對現已存在的多種指紋識別算法進行編程比較，并對細化算法提出改進。同時采用基于ARM7TDMI內核的32位處理器S3C44B0作為主控制器，半導體電容傳感器FPS200作為指紋數據采集設備，構建了自動指紋識別系統。論文完成主要工作如下： 1、指紋采集模塊的設計：根據FPS200的相關寄存器資源和管腳特性，完成指紋傳感器FPS200的電路設計；研究FPS200主要寄存器的功能和圖像采集方式，給出FPS200在三種工作方式下的工作流程，并且對三種工作模式進行分析。 2、指紋識別算法研究：通過對現已存在的多種圖像預處理算法進行編程實現和對比研究發現，細化后的圖像多存在短線、斷線、毛刺等干擾以及細化不徹底的現象，為此提出了新的修復算法：分析目標點周圍紋線的走向趨勢，選擇去除或者保留周圍的相連點，較好地解決了細化不徹底的問題；再對細化后的圖像采用方形模板進行紋線跟蹤，去除偽特征點，克服了逐步遞進的紋線跟蹤算法過于復雜、不易實現等問題。 3、采用Sansung公司基于ARM7TDMI內核的32位RISC處理器S3C44B0，構建了自動指紋識別系統。該系統主要包括電源管理部分、指紋圖像采集模塊、存儲器模塊、JTAG調試接口以及與外設連接的串行接口。硬件部分主要完成指紋采集模塊接口的設計與開發，軟件部分主要完成指紋圖像采集程序、指紋識別算法程序和串口通信程序的開發，此外還通過串口實現指紋數據上傳到上位機，在VB環境下實現了簡易的人機交互軟件，提供指紋圖像的直觀顯示，用于對指紋識別程序進行測試，并對測試結果進行了分析。
上傳時間： 2013-05-22
上傳用戶：Andy123456
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0～99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
進入20世紀90年代后，隨著全球信息化、智能化、網絡化的發展，嵌入式系統技術獲得了前所未有的發展空間。 嵌入式系統的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統的開發設計都有其特殊的應用場合與特定功能，這也是嵌入式系統與通剛的計算機系統最主要的區別。由于嵌入式系統是為特定的目的而設計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應用系統硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉換。 本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統平臺，并完成了系統的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發了系統的硬件部分。在整個硬件開發環節中，充分采用高速PCB(Printed Circuit Board)的設計原則，并進行全面的電路仿真試驗，保證了硬件系統的高度可靠性。本系統承襲了ARM7系列處理器高性能、低功耗、低成本的優點，并充分考慮到用戶的需要，擴展了多種常用的外部設備接口以及藍牙無線接口等，為將米各種可能的應用提供了完善的硬件基礎。概括總結起來本文具體工作如下： 1．完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統應用開發平臺。基于該硬件平臺，可以實現許多基于ARM架構處理器的嵌入式應剛而無需對硬什系統作出大的改變，如多協議轉換器、CAN(Control Area Network)總線網關、以太網關、各種工業控制應用等。并在具體的設計實踐中，總結出了嵌入式系統硬件平臺的設計原則及設計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設計，在ARM硬件平臺上成功擴展了PCI設備，成功解決了ARM處理器和PCI從設備之間通訊的問題。 3．完成了對所開發的嵌入式系統硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設計。基于此測試卡，可以實現對系統中的PCI通訊功能進行有效測試，以保證整個硬件系統正常、高效、穩定地運行。本系統的設計完成，使其可以作為嵌入式應用的二次開發或實驗平臺，用于工業產品開發及高校相關專業的實踐教學。
上傳時間： 2013-05-22
上傳用戶：sztfjm
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
【經典設計】VHDL源代碼下載～～ 其中經典的設計有：【自動售貨機】、【電子鐘】、【紅綠燈交通信號系統】、【步進電機定位控制系統】、【直流電機速度控制系統】、【計算器】、【點陣列LED顯示控制系統】 基本數字邏輯設計有：【鎖存器】、【多路選擇器】、【三態門】、【雙向輸入|輸出端口】、【內部（緩沖）信號】、【編碼轉換】、【加法器】、【編碼器/譯碼器】、【4位乘法器】、【只讀存儲器】、【RSFF觸發器】、【DFF觸發器】、【JKFF觸發器】、【計數器】、【分頻器】、【寄存器】、【狀態機】
上傳時間： 2013-05-27
上傳用戶：shijiang
<bdo id="ucu0u"></bdo>