多路選擇器 verilog CPLD EPM1270 源代碼
標簽： verilog CPLD 1270 EPM
上傳時間： 2016-11-24
上傳用戶：xcy122677
多路選擇器是一個多輸入，單輸出的組合邏輯電路，在算法電路的實現中常用來根據地址碼來調度數據。
標簽： 多路 選擇器 輸入
上傳時間： 2014-01-22
上傳用戶：AbuGe
linux下同一個進程中多個定時器實現。簡單描述下定時器模塊的實現，有一個manager單例類保存所有CTimer對象，開啟一線程運行延遲函數，每次延遲間隔到，掃描保存CTimer的容器，對每個CTimer對象執行減少時間操作，減少到0則執行回調函數。對一次性CTimer，超時則從容器中刪除，循環型的將間隔時間重置，不從容器中移除。 CTimer的start執行將對象插入到manager容器中操作；stop執行將對象從manager容器中刪除的操作；reset執行先刪除，重置間隔，然后再放到容器中，reset不改變CTimer的定時器類型屬性。 代碼來源于CppExplore，感謝博客主的共享。
標簽： linux 定時器 進程 模塊
上傳時間： 2017-01-03
上傳用戶：daguda
2選1多路選擇器的VHDL完整描述，即可以直接綜合出實現相應功能的邏輯電路及其功能器件。圖6-1是此描述對應的邏輯圖或者器件圖
標簽： VHDL 多路 選擇器
上傳時間： 2017-01-24
上傳用戶：源弋弋
多層感知器的分類程序!
標簽： 多層 分類 程序
上傳時間： 2017-01-26
上傳用戶：moshushi0009
軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,
標簽： BCD 軟件 使用程序 8位
上傳時間： 2014-01-05
上傳用戶：xzt
一個比較簡單的2選1多路選擇器，初學者可以借以熟悉軟件
標簽： 比較 多路 選擇器
上傳時間： 2014-01-03
上傳用戶：集美慧
FPGA 開發板源碼。芯片為Mars EP1C6F.VHDL語言。可實現一些基本的功能。如乘法器、加法器、多路選擇器等。
標簽： FPGA Mars VHDL EP
上傳時間： 2017-05-25
上傳用戶：shizhanincc
FPGA開發板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。
標簽： Verilog EP1C6F FPGA Mars
上傳時間： 2014-11-10
上傳用戶：15736969615
多功能計時器,具有校準，顯示，可分別多秒，分小時，年，月，日操作和顯示
標簽： 多功能 計時器 校準
上傳時間： 2014-11-27
上傳用戶：yy541071797
蟲蟲下載站版權所有 京ICP備2021023401號-1
