電位計訊號轉(zhuǎn)換器 AT-PM1-P1-DN-ADL 1．產(chǎn)品說明 AT系列轉(zhuǎn)換器/分配器主要設(shè)計使用于一般訊號迴路中之轉(zhuǎn)換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(三線式)、電阻(二線式)及交流電壓/電流等訊號，機種齊全。 此款薄型設(shè)計的轉(zhuǎn)換器/分配器，除了能提供兩組訊號輸出（輸出間隔離）或24V激發(fā)電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設(shè)計了電源、輸入及輸出指示燈及可插拔式接線端子方便現(xiàn)場施工及工作狀態(tài)檢視。 2.產(chǎn)品特點 可選擇帶指撥開關(guān)切換，六種常規(guī)輸出信號0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。 雙回路輸出完全隔離，可選擇不同信號。 設(shè)計了電源、輸入及輸出LED指示燈，方便現(xiàn)場工作狀態(tài)檢視。 規(guī)格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導(dǎo)軌安裝。 依據(jù)CE國際標(biāo)準(zhǔn)規(guī)范設(shè)計。 3.技術(shù)規(guī)格 用途：信號轉(zhuǎn)換及隔離 過載輸入能力：電流：10×額定10秒 第二組輸出：可選擇 輸入范圍：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測電壓：1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應(yīng)時間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個別調(diào)整 零點校正范圍:≤ ±10% of F.S.，2組輸出可個別調(diào)整 隔離:AC 2.0 KV 輸出1與輸出2之間 隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規(guī)格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結(jié)露 溫度系數(shù): ≤ 100PPM/ ºC (0~50 ºC) 儲存溫度: -10~70 ºC 保護等級: IP 42 振動測試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質(zhì): ABS防火材料，UL94V0 安裝軌道: 35mm DIN導(dǎo)軌 (EN50022) 重量: 250g 安全規(guī)范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規(guī)格：AT-PM1-P1-DN-ADL 電位計訊號轉(zhuǎn)換器，一組輸出，輸入范圍：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，輸出一組輸出4-20mA，工作電源AC/DC20-56V
標(biāo)簽： 電位計 訊號 轉(zhuǎn)換器
上傳時間： 2013-11-05
上傳用戶：feitian920
555 定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應(yīng)的雙定時器 556/7556。555 定時器的電源電壓范圍寬，可在 4.5V~16V 工作，7555 可在 3~18V 工作，輸出驅(qū)動電流約為 200mA，因而其輸出可與 TTL、CMOS 或者模擬電路電平兼容。 555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現(xiàn)多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。它也常作為定時器廣泛應(yīng)用于儀器儀表、家用電器、電子測量及自動控制等方面。555 定時器的內(nèi)部包括兩個電壓比較器，三個等值串聯(lián)電阻，一個 RS 觸發(fā)器，一個放電管 T 及功率輸出級。它提供兩個基準(zhǔn)電壓VCC /3 和 2VCC /3 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當(dāng) 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。若觸發(fā)輸入端 TR 的電壓小于VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發(fā)器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 A1 的輸出為 1，A2 的輸出為 0，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。
上傳時間： 2013-10-15
上傳用戶：PresidentHuang
多反饋濾波器是一種流行的濾波器結(jié)構(gòu)，以運算放大器作為積分器，如圖1所示。因而，其傳遞函數(shù)對運算放大器參數(shù)的依賴度高于Sallen-Key設(shè)計。
標(biāo)簽： 反饋濾波器
上傳時間： 2013-11-15
上傳用戶：robter
本文將以ADS1252 ADC為例介紹在使用過采樣數(shù)據(jù)轉(zhuǎn)換器設(shè)計同步取樣系統(tǒng)時需要考慮到的一些因素。
標(biāo)簽： 運行 過采樣 數(shù)據(jù)轉(zhuǎn)換器
上傳時間： 2013-11-25
上傳用戶：nanfeicui
越柬越多的應(yīng)用 例如過程控制、稱重等 都需要高分辨率、高集成度和低價格的ADC。 新型Σ ．△轉(zhuǎn)換技術(shù)恰好可以滿足這些要求 然而， 很多設(shè)計者對于這種轉(zhuǎn)換技術(shù)并不 分了解， 因而更愿意選用傳統(tǒng)的逐次比較ADC Σ．A轉(zhuǎn)換器中的模擬部分非常簡單(類似j 個Ibit ADC)， 而數(shù)字部分要復(fù)雜得多， 按照功能町劃分為數(shù)字濾波和抽取單元 由于更接近r 個數(shù)字器件，Σ △ADC的制造成本非常低廉.
標(biāo)簽： ADC
上傳時間： 2013-10-24
上傳用戶：han_zh
現(xiàn)代信息處理應(yīng)用中，對模數(shù)轉(zhuǎn)換器的速度、精度、功耗和動態(tài)性能等關(guān)鍵性能指標(biāo)不斷提出更高的要求。針對模數(shù)轉(zhuǎn)換的實際應(yīng)用，提出并設(shè)計了一種基于TI公司生產(chǎn)的雙通道14 位 250MSPS 低功耗A / D轉(zhuǎn)換器 ADS4249的RGB視頻編碼器電路設(shè)計。這款A(yù) / D轉(zhuǎn)換器的技術(shù)創(chuàng)新點在于其完美的實現(xiàn)高動態(tài)性能的同時又能擁有1.8 V超低功耗。這一特性使得ADS4249非常適合多載波，寬帶通信的信號處理應(yīng)用。
上傳時間： 2013-10-28
上傳用戶：kiklkook
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻標(biāo)識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進了時鐘分相技術(shù)在實際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2 應(yīng)用實例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。
標(biāo)簽： 時鐘 分相 技術(shù)應(yīng)用
上傳時間： 2013-12-17
上傳用戶：xg262122
德州儀器(TI)通過多種不同的處理工藝提供了寬范圍的運算放大器產(chǎn)品，其類型包括了高精度、微功耗、低電壓、高電壓、高速以及軌至軌。TI還開發(fā)了業(yè)界最大的低功耗及低電壓運算放大器產(chǎn)品選集，其設(shè)計特性可滿足寬范圍的多種應(yīng)用。為使您的選擇流程更為輕松，我們提供了一個交互式的在線運算放大器參數(shù)搜索引擎——amplifier.ti.com/search，可供您鏈接至各種不同規(guī)格的運算放大器。設(shè)計考慮因素為某項應(yīng)用選擇最佳的運算放大器所要考慮的因素涉及到多個相關(guān)聯(lián)的需求。為此，設(shè)計人員必須經(jīng)常權(quán)衡彼此矛盾的尺寸、成本、性能等指標(biāo)因素。即使是資歷最老的工程師也可能會為此而苦惱，但您大可不必如此。緊記以下的幾點，您將會發(fā)現(xiàn)選擇范圍將很快的縮小至可掌控的少數(shù)幾個。電源電壓(VS)——選擇表中包括了低電壓（最小值低于2.7V）及寬電壓范圍（最小值高于5V）的部分。其余運放的選擇類型（例如精密），可通過快速查驗供電范圍欄來適當(dāng)選擇。當(dāng)采用單電源供電時，應(yīng)用可能需要具有軌至軌(rail-to-rail)性能，并考慮精度相關(guān)的參數(shù)。精度——主要與輸入偏移電壓(VOS)相關(guān)，并分別考慮隨溫度漂移、電源抑制比(PSRR)以及共模抑制比(CMRR)的變化。精密(precision)一般用于描述具有低輸入偏置電壓及低輸入偏置電壓溫度漂移的運算放大器。微小信號需要高精度的運算放大器，例如熱電偶及其它低電平的傳感器。高增益或多級電路則有可能需求低偏置電壓。
標(biāo)簽： 放大器 數(shù)據(jù)轉(zhuǎn)換器 選擇指南
上傳時間： 2013-11-25
上傳用戶：1966649934
高速數(shù)據(jù)轉(zhuǎn)換器評估平臺(HSDCEP)是基于PC的平臺，提供評估Maxim RF數(shù)/模轉(zhuǎn)換器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim數(shù)字上變頻器(DUC)的齊全工具。HSDCEP可以在每對數(shù)據(jù)引腳產(chǎn)生速率高達(dá)1.25Gbps的測試碼型，支持多達(dá)4條并行16位LVDS總線。通過USB 2.0端口將最長64兆字(Mw)、每字16位寬的數(shù)據(jù)碼型裝載至HSDCEP存儲器
標(biāo)簽： HSDCEP 高速數(shù)據(jù) 轉(zhuǎn)換器 評估平臺
上傳時間： 2013-10-25
上傳用戶：zycidjl
PCB 被動組件的隱藏特性解析 傳統(tǒng)上，EMC一直被視為「黑色魔術(shù)（black magic）」。其實，EMC是可以藉由數(shù)學(xué)公式來理解的。不過，縱使有數(shù)學(xué)分析方法可以利用，但那些數(shù)學(xué)方程式對實際的EMC電路設(shè)計而言，仍然太過復(fù)雜了。幸運的是，在大多數(shù)的實務(wù)工作中，工程師并不需要完全理解那些復(fù)雜的數(shù)學(xué)公式和存在于EMC規(guī)范中的學(xué)理依據(jù)，只要藉由簡單的數(shù)學(xué)模型，就能夠明白要如何達(dá)到EMC的要求。本文藉由簡單的數(shù)學(xué)公式和電磁理論，來說明在印刷電路板（PCB）上被動組件（passivecomponent）的隱藏行為和特性，這些都是工程師想讓所設(shè)計的電子產(chǎn)品通過EMC標(biāo)準(zhǔn)時，事先所必須具備的基本知識。導(dǎo)線和PCB走線導(dǎo)線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經(jīng)常成為射頻能量的最佳發(fā)射器（亦即，EMI的來源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導(dǎo)線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導(dǎo)線的阻抗大小，而且對頻率很敏感。依據(jù)LC 的值（決定自共振頻率）和PCB走線的長度，在某組件和PCB走線之間，可以產(chǎn)生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時，導(dǎo)線大致上只具有電阻的特性。但在高頻時，導(dǎo)線就具有電感的特性。因為變成高頻后，會造成阻抗大小的變化，進而改變導(dǎo)線或PCB 走線與接地之間的EMC 設(shè)計，這時必需使用接地面（ground plane）和接地網(wǎng)格（ground grid）。導(dǎo)線和PCB 走線的最主要差別只在于，導(dǎo)線是圓形的，走線是長方形的。導(dǎo)線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時，此阻抗定義為Z = R + j XL j2πfL，沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時，感抗大于電阻，此時導(dǎo)線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導(dǎo)線或走線應(yīng)該視為電感，不能再看成電阻，而且可以是射頻天線。
上傳時間： 2013-10-09
上傳用戶：時代將軍
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
