-
隨著現代計算機技術和互聯網技術的飛速發展，嵌入式系統成為了當前信息行業最熱門的焦點之一。而ARM以其高性能低功耗的特點成為目前應用最廣泛的32位嵌入式處理器。在嵌入式操作系統方面，Linux憑借其性能優異、結構清晰、平臺支持廣泛、網絡支持強勁及開放源代碼等多方面的優勢，被嵌入式系統開發者廣泛地采用。Linux 2.6包含許多新的特性，為其在嵌入式領域的應用提供了強有力的支持，新的內核越來越多地應用于嵌入式Linux系統中。 本文的工作基于艾科公司研發的硬件平臺Ark1600開展。該平臺上集成了多個功能模塊，例如LCD、12S、GPIO、12C等，同時支持XD、CF、MMC、SD等多種硬件存儲設備，在設備通信方面提供了USB、串行通信等傳輸方式。本文的主要工作是研究Linux在ARM芯片上的移植，并在此基礎上闡述Linux設備驅動的開發。 首先構建了交叉編譯環境，然后在分析Ark1600硬件體系結構的基礎上詳細闡述了BootLoader程序設計與實現、Linux2.6內核移植、Ramdisk文件系統移植的全過程，為后續項目的實施搭建了一個良好的開發平臺。論文最后闡述了Linux 2.6內核中開發塊設備驅動程序的實現方法，并以XD塊設備驅動程序為例，詳細闡述了Linux驅動程序的開發流程。 主要工作量在于BootLoader程序的設計與實現、Linux系統移植和XD塊設備驅動程序的開發。因為項目平臺獨特的硬件環境，一些程序代碼要嚴格依賴硬件設備設計。在Linux移植中的主要工作包括串口控制臺的驅動、設置系統的存儲布局、初始化系統定時器、初始化系統中斷、在Linux系統中建立標識本硬件平臺的結構體變量、配置并編譯Linux內核等。
標簽：
ARM
存儲卡
系統設計
上傳時間：
2013-05-18
上傳用戶：wzr0701
-
隨著現代控制技術的飛速發展和傳統工業改造的逐步實現，能夠獨立工作的溫度檢測和顯示系統已經應用于諸多領域。傳統的溫度監測系統可靠性和實時性相對較差，溫度測量的精度和準確度較低，而且大多采用有線方式對整個系統進行控制，這不利于應用的擴展。近年來，嵌入式系統和無線通信技術(特別是短消息業務)受到遠程監測領域研究者的密切關注，成為一個研究熱點。本文提出了一種將帶有I2C總線的ARM嵌入式微處理器和短消息業務(SMS)用于溫度檢測系統中的方法，實現了溫度的多點監測。本文的主要研究內容如下： (1)多點溫度監測系統硬件設計。采用以ARM微處理器LPC2290芯片為核心的嵌入式工控板，通過對Benq無線通信模塊M22的控制，接收并識別監測中心發過來的短消息內容，實現了多點溫度的采集及顯示；采用八個帶有I2C總線接口的數字溫度傳感器LM75，組成八點溫度采集電路：利用帶有I2C總線接口的LED驅動器件ZLG7290及共陰式數碼管為溫度顯示電路，保證了溫度測量的精度和準確度。 (2)多點溫度監測系統軟件設計。根據整個監測系統的特點，提出了軟件設計的總體思路，并以ADS1.2為集成開發環境，將μC/OS-Ⅱ嵌入式操作系統的相關代碼移植到LPC2290中；采用分層體系思想，使用標準C語言編寫程序，結合嵌入式操作系統的任務管理、信號量等機制，并調用相關的應用程序接口函數(API函數)，設計了包括溫度采集、溫度顯示、短消息接收與發送等多個子程序。 (3)監測中心軟件設計。為了增強系統控制和數據管理功能，使用Visual C++6.0及ADO數據庫技術編寫了監測中心軟件人機交互界面，通過串口使另一M22無線通信模塊同監測中心上位機的通信，實現了在PC機上發送短消息指令對下位機進行遠程控制，并將接收到的數據存儲在Access數據庫中以便分析處理。 嵌入式技術和短消息業務在一定程度上提高了多點溫度監測系統的測量精度、可靠性、穩定性和實時性，對改進遠程監測系統的控制方式和數據傳輸方式有一定的意義，也為對嵌入式應用項目的開發奠定了基礎。
標簽：
ARM
多點
溫度監測
系統設計
上傳時間：
2013-07-08
上傳用戶：feichengweoayauya
-
隨著全球經濟不斷增長和信息技術持續發展，越來越多用戶提出了對數據、語音和視訊等寬帶接入業務的需求。傳統的接入網技術己成為新一代寬帶通信網絡建設的瓶頸，通信網絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中，寬帶無線接入技術以其特有的優勢成為近年來通信技術市場的最大亮點。基于IEEE802．16e的WiMAX技術作為一種面向無線城域網(WMAN)的寬帶接入方案，正以其優異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網絡終端的設計，根據IEEE802.16e協議，物理層需要對收發信息進行編解碼、調制解調等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現，有些適合數字信號處理器實現，所以設計采用了FPGAs+DSPs的實現方式。考慮對接收和發送數據的不同處理，在詳細分析上行和下行鏈路的工作過程的基礎上，對模塊的進行了詳細劃分，并對系統的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優缺點，并注意避免器件之間通信的復雜化，在滿足器件之間數據流量的同時，盡量使數據流向簡單化，避免了延時增加和接口帶寬調度的復雜化。最終整個設計完成完整的802.16e網絡終端的物理層基帶處理功能。
標簽：
WiMAX
FPGA
網絡終端
基帶
上傳時間：
2013-06-01
上傳用戶：123456wh
-
特色在于為之量身定制了一款多功能調試軟件，不僅含有串口調試功能、而且該軟件強大之處支持USB數據收發、網絡數據收發、51/AVR單片機波特率計算、數碼管字型碼生成、進制轉換、點陣生成、校驗值(奇偶校驗/校驗和/CRC冗余循環校驗)/BMP轉16進制、服務器、在線更新等功能。
標簽：
單片機
多功能
調試助手
上傳時間：
2013-06-17
上傳用戶：梧桐
-
JPEG2000是新一代圖像壓縮標準,JPEG2000與傳統JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區塊編碼方式,而采用以小波轉換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現代譜分析工具,在圖像處理與圖像分析領域正得到越來越廣泛的應用.由于JPEG2000標準具有復雜的算法,全部用軟件來實現將會占用很大的處理器時間開銷和內存開銷,尤其對于實時圖像傳輸和處理系統,因而用硬件電路來實現JPEG2000標準的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現JPEG2000標準中的離散小波變換部分,論文研究的主要工作就是設計了一個符合JPEG2000標準的、高性能的多級二維離散小波變換的硬件電路.論文研究的內容主要分為兩部分,第一部分首先分析了JPEG2000標準和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現.論文第二部分對兩種離散小波變換快速算法的硬件實現進行了比較,并選擇卷積濾波算法作為硬件實現的對象,并采用Daubechies9/7小波基.然后具體設計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現,經過仿真和邏輯綜合,在一塊自行設計的FPGA開發板上進行了驗證.仿真和驗證的結果表明了該小波變換的硬件電路符合JPEG2000標準,具有較高的速度和信噪比.
標簽：
JPEG
2000
FPGA
小波變換
上傳時間：
2013-04-24
上傳用戶：h886166
-
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
標簽：
WCDMA
FPGA
多用戶檢測
下行鏈路
上傳時間：
2013-07-29
上傳用戶：jiangxin1234
-
現場可編程門陣列FPGA具有性能好、規模大、可重復編程、開發投資小等優點，在現代電子產品中應用得越來越廣泛。隨著微電子技術的高速發展，成本的不斷下降，FPGA正逐漸成為各種電子產品不可或缺的重要部件。 FPGA軟件復雜的設置和不同的算法、FPGA硬件多樣的結構和豐富的功能、各個廠商互不兼容的軟硬件等差異，都不僅使如何挑選合適的軟硬件用于產品設計成為FPGA用戶棘手的問題，而且使構造一個精確合理的FPGA軟硬件性能的測試方法變得十分復雜。 基準測試是用一個基準設計集按照統一的測試規范評估和量化目標系統的軟件或硬件性能，是目前計算機領域應用最廣泛、最主要的性能測試技術。 通過分析影響FPGA軟硬件性能基準測試的諸多因素，比如基準設計的挑選、基準設計的優化，FPGA軟件的設置和約等，本文基于設計和硬件分類、優化策略分類的基準測試規范，提出了一組詳盡的度量指標。 基準測試的規范如下，首先根據測試目的配置測試環境、挑選基準設計和硬件分類，針對不同的FPGA軟硬件優化基準設計，然后按照速度優先最少優化、速度優先最大優化、資源和功耗優先最少優化、資源和功耗優先最大優化四種優化策略分別編譯基準設計，并收集延時、成本、功耗和編譯時間這四種性能數據，最后使用速度優先最少優化下的性能集、速度優先最少優化性能集、資源和功耗優先最少優化下的性能集、資源和功耗優先最大優化下的性能集、速度優先最少和最大優化之間性能集的差、速度優先最少優化下性能集的比較等十個度量指標量化性能，生成測試報告。 最后，本基準測試規范被應用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領域帶處理器應用方面的性能。
標簽：
FPGA
軟硬件
性能
基準測試
上傳時間：
2013-04-24
上傳用戶：zhangyi99104144
-
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
標簽：
FPGA
160
Gbs
PMD
上傳時間：
2013-04-24
上傳用戶：suxuan110425
-
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
標簽：
FPGA
多路
傳輸
片的設計
上傳時間：
2013-07-16
上傳用戶：asdkin
-
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
標簽：
FPGA
機載
二次雷達
硬件系統
上傳時間：
2013-04-24
上傳用戶：西伯利亞狼
