亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多態(tài)變形

  • FPGA中多標準可編程IO端口的設計.rar

    現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路,與單端標準比較,LVDS具有很多優點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。

    標簽: FPGA 標準 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

  • 基于DSPFPGA的1553B總線接口通訊模塊的研究和應用.rar

    隨著我國國防現代化建設進程的不斷深化,MIL-STD-1553B標準總線已經廣泛應用于各種軍事應用領域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現代化通訊總線,國內稱為GJB289A-97。該總線技術以其高穩定性和使用靈活等特點成為現代航空電子綜合系統所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元,其性能成為影響航電綜合系統整體性能的一個關鍵因素。目前國內關于1553B總線通訊模塊的對外接口類型較多,而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩定性好以及接口方便等優點。 基于以上考慮,論文中提出了以DSP+FPGA為平臺實現MIL-STD-1553B總線的收發控制,通過收發控制器和變壓器實現MIL-STD-1553B總線的電氣連接。根據項目需求,設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協議進行詳細研究后提出了總體設計方案原理圖。再根據方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述,最終實現在FPGA中,使其能夠完成1553B數據碼的接受、發送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812,使用C語言進行軟件的編譯,使其實現總體控制和通訊的調度等功能。 該方案經過實際參與1553B總線通訊系統驗證實驗,證明各項技術指標均達到預定的目標,可以投入實際應用。

    標簽: DSPFPGA 1553B 總線接口

    上傳時間: 2013-04-24

    上傳用戶:671145514

  • 基于FPGA的多平臺虛擬儀器研究設計.rar

    虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機,利用PCI等總線技術傳輸數據,數據卡插拔不便,便攜性差。隨著嵌入式技術的飛速發展,嵌入式系統平臺已經應用到各個領域,而市場上的嵌入式虛擬儀器系統還相當少,各種研究工作才剛剛起步,各種高性能的虛擬儀器和處理系統在現代工業控制和科學研究中已成為必不可少的部分。因此在我國開發具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統發展趨勢和特點,采用FPGA技術,進行一種支持多種平臺的高速虛擬儀器系統的設計與研究,并針對高速虛擬儀器系統中的一些技術難點提出解決方案。首先進行了系統的總體設計,確定了采用FPGA作為系統的控制核心,并選取了Labview作為PC平臺應用程序開發工具,利用USB2.0接口來進行數據傳輸;同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統硬軟件平臺。隨后進行了各個具體模塊的設計,在硬件方面,分別設計了前端處理電路,ADC電路以及USB接口電路。在軟件方面,進行了FPGA控制程序的設計工作,實現了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面,設計了Labview應用程序,實現了波形顯示和頻譜分析等儀器功能,人機界面良好。在嵌入式平臺上面,進行了WinCE下GPIO驅動程序設計,并在上層應用程序中調用驅動來進行數據的讀取。為了解決高速ADC與數據緩存器的速度不匹配的問題,提出利用多體交叉式存儲器結構的設計方案,并在FPGA內對控制程序進行了設計,對其時序進行了仿真。 最后對系統進行了聯合調試工作,利用上層軟件對輸入波形進行采集。根據調試結果看,該系統對輸入信號進行了較好的采樣和存儲,還原了波形,達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統,具有性能好、使用靈活,節省成本等特點,具有較高的研究價值和現實意義。

    標簽: FPGA 虛擬儀器

    上傳時間: 2013-04-24

    上傳用戶:shwjl

  • 多載波擴頻通信的Rake接收機理論研究及FPGA實現.rar

    由于移動環境的復雜性,無線信號在發送傳輸和接收過程中有很明顯的衰落現象,特別是在高頻無線通信中,多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術,Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式,多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集,且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統,介紹了其Rake接收機工作原理和設計思想,進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理,并描述了OFDM和CDMA結合的三種系統(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系統模型;接著,介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息,Rake接收機就是通過多個相關接收器接收多徑信號中各路信號,通過信道估計和信道補償消去信道因子的附加相位,并把他們合并在一起,以此來改善信號的信噪比和系統的可靠性;在此基礎上,論文提出了一種多載波擴頻通信系統的實現方案,并詳細介紹了其Rake接收機實現原理,給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖;最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統 測試結果。@@ 仿真結果顯示出隨著分集徑數的增加,系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著,且在多載波CDMA系統中其分集效果更好,實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致,時序通過,資源耗費不大,具有較大的實用價值。 @@關鍵詞:多載波擴頻通信,CDMA,Rake接收機,FPGA

    標簽: Rake FPGA 多載波

    上傳時間: 2013-07-25

    上傳用戶:axxsa

  • 基于DSP和FPGA導航計算機硬件電路研究與設計.rar

    為適應組合導航計算機系統的微型化、高性能度的要求,拓寬導航計算機的應用領域,本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后,提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合;DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發,且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次,詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制,將采集處理按照功能劃分四個相對獨立的任務,這些任務在DSP/BIOS的調度下,按照用戶指定的優先級運行,大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上,本文首先討論了系統硬件整體設計和軟件開發流程;其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作,涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊;最后,對導航計算機系統進行了聯合調試工作,并對各個模塊進行了詳細的功能測試與驗證,完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求,適應了其高性能、低成本、低功耗的發展方向。

    標簽: FPGA DSP 導航計算機

    上傳時間: 2013-04-24

    上傳用戶:lishuoshi1996

  • 基于FPGA的多速率調制解調器的實現.rar

    隨著人們對于高速無線數據業務的急切需求以及新的無線通信技術的發展,頻譜資源匱乏問題日益嚴重。無線頻譜的緊缺已經成為限制無線通信與服務應用持續發展的瓶頸。認知無線電技術(Cognitive Radio)改變了傳統的固定頻譜分配方式,它以頻譜利用的高效性為目標,允許非授權用戶擇機利用授權用戶的頻譜空洞傳輸數據,以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術。本文的目標是在基于FPGA+DSP的系統硬件平臺上,以軟件編程的方式實現認知無線電數據傳輸的功能。 軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術途徑,對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討,為設計多速率調制解調系統提供了理論基礎。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統設計硬件框圖,并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎上,詳細論述了在系統硬件設計平臺上實現的π/4-DQPSK、8PSK、16QAM調制解調技術。本文給出了調制解調系統實現方案中的各個功能模塊(差分編、解碼,加同步頭、內插和成形濾波,下變頻,系統同步等)具體的設計方案和通過硬件編程實現了板級的仿真和最后的硬件實現,并對其中得到的數據進行分析,進一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協同工作原理,依據頻譜感知板獲取的各個信道狀況自適應的選擇π/4-DQPSK、8PSK、16QAM調制解調方式并在FPGA上實現了其中部分功能。

    標簽: FPGA 多速率 調制解調器

    上傳時間: 2013-05-30

    上傳用戶:fywz

  • MSP430系列多單片機間的SPI主從通信.rar

    這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程

    標簽: MSP 430 SPI

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 基于FPGA的多通道DMA控制器的IP核設計.rar

    當前,隨著電子技術的飛速發展,智能化系統中需要傳輸的數據量日益增大,要求數據傳送的速度也越來越快,傳統的數據傳輸方式已無法滿足目前的要求。在此前提下,采用高速數據傳輸技術成為必然,DMA(直接存儲器訪問)技術就是較理想的解決方案之一,能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐,設計DMA控制器的總體結構。在通道檢測模塊中,解決了信號抗干擾和請求信號撤銷問題,并提出并行通道檢測算法;在優先級管理模塊中提出了動態優先級端口響應機制;在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用,最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明,本控制器傳輸速度較快,主頻達100MHz以上,且工作穩定。

    標簽: FPGA DMA 多通道

    上傳時間: 2013-05-16

    上傳用戶:希醬大魔王

  • 基于FPGA的數據采集與處理技術的研究.rar

    目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域,信號處理算法理論己趨于成熟,但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優點,大大推動了數字系統設計的單片化、自動化,縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性,在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究,基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點,把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下: FPGA的單片系統研究。針對數據采集與處理,對FPGA進行選型,設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分:多通道采樣控制模塊,數據處理模塊,存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣,分別設計了通道選擇控制模塊和A/D轉換控制模塊,并進行了仿真,完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位,因此本文研究了FFT的硬件實現結構,提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖。分別設計了旋轉因子復數乘法器,碟形運算單元,存儲器,控制器,并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度。理論分析和仿真結果表明,狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲,設計了FPGA與閃存的硬件連接,設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究,結合單片系統的特點,把整個系統分為多通道采樣控制模塊,數據處理模塊,存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明,此FPGA單片系統可完成對實時信號的高速采集與處理。

    標簽: FPGA 數據采集 處理技術

    上傳時間: 2013-04-24

    上傳用戶:362279997

  • 基于RS-485的多點數據采集與顯示系統.rar

    基于RS-485的多點數據采集與顯示系統。

    標簽: 485 RS 多點

    上傳時間: 2013-05-24

    上傳用戶:huql11633

主站蜘蛛池模板: 西峡县| 上高县| 田阳县| 西贡区| 上犹县| 嘉祥县| 轮台县| 开阳县| 胶南市| 莱阳市| 陆川县| 唐海县| 漠河县| 潮安县| 恩平市| 巴楚县| 常山县| 铜川市| 武安市| 方正县| 策勒县| 海晏县| 交城县| 德庆县| 扶风县| 泗洪县| 信丰县| 永新县| 筠连县| 垦利县| 永寿县| 曲靖市| 岢岚县| 永宁县| 康平县| 广西| 慈溪市| 青河县| 云龙县| 大关县| 台州市|