-
特色在于為之量身定制了一款多功能調試軟件，不僅含有串口調試功能、而且該軟件強大之處支持USB數據收發、網絡數據收發、51/AVR單片機波特率計算、數碼管字型碼生成、進制轉換、點陣生成、校驗值(奇偶校驗/校驗和/CRC冗余循環校驗)/BMP轉16進制、服務器、在線更新等功能。
標簽：
單片機
多功能
調試助手
上傳時間：
2013-06-17
上傳用戶：梧桐
-
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
標簽：
WCDMA
FPGA
多用戶檢測
下行鏈路
上傳時間：
2013-07-29
上傳用戶：jiangxin1234
-
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
標簽：
FPGA
多路
傳輸
片的設計
上傳時間：
2013-07-16
上傳用戶：asdkin
-
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
標簽：
FPGA
DDC
多相濾波
寬帶
上傳時間：
2013-04-24
上傳用戶：moerwang
-
目錄
第1章 概述
1.1 采用C語言提高編制單片機應用程序的效率
1.2 C語言具有突出的優點
1.3 AvR單片機簡介
1.4 AvR單片機的C編譯器簡介
第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹
2.1 IAR Enlbedded Workbench IDE C語言編譯器
2.2 AVR Studio集成開發環境
2.3 PonyProg2000下載軟件及SL—ISP下載軟件
2.4 AVR DEM0單片機綜合實驗板
2.5 AvR單片機JTAG仿真器
2.6 并口下載器
2.7 通用型多功能USB編程器
第3章 AvR單片機開發軟件的安裝及第一個入門程序
3.1 安裝IAR for AVR 4.30集成開發環境
3.2 安裝AVR Studio集成開發環境
3.3 安裝PonyProg2000下載軟件
3.4 安裝SLISP下載軟件
3.5 AvR單片機開發過程
3.6 第一個AVR入門程序
第4章 AVR單片機的主要特性及基本結構
4.1 ATMEGA16(L)單片機的產品特性
4.2 ATMEGA16(L)單片機的基本組成及引腳配置
4.3 AvR單片機的CPU內核
4.4 AvR的存儲器
4.5 系統時鐘及時鐘選項
4.6 電源管理及睡眠模式
4.7 系統控制和復位
4.8 中斷
第5章 C語言基礎知識
5.1 C語言的標識符與關鍵字
5.2 數據類型
5.3 AVR單片機的數據存儲空間
5.4 常量、變量及存儲方式
5.5 數組
5.6 C語言的運算
5.7 流程控制
5.8 函數
5.9 指針
5.10 結構體
5.11 共用體
5.12 中斷函數
第6章 ATMEGA16(L)的I/O端口使用
6.1 ATMEGAl6(L)的I/O端口
6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置
6.3 ATMEGA16(L)的I/O端口使用注意事項
6.4 ATMEGAl6(L)PB口輸出實驗
6.5 8位數碼管測試
6.6 獨立式按鍵開關的使用
6.7 發光二極管的移動控制(跑馬燈實驗)
6.8 0～99數字的加減控制
6.9 4×4行列式按鍵開關的使用
第7章 ATMEGAl6(L)的中斷系統使用
7.1 ATMEGA16(L)的中斷系統
7.2 相關的中斷控制寄存器
7.3 INT1外部中斷實驗
7.4 INTO／INTl中斷計數實驗
7.5 INTO／INTl中斷嵌套實驗
7.6 2路防盜報警器實驗
7.7 低功耗睡眠模式下的按鍵中斷
7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計
第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊
8.1 16×2點陣字符液晶顯示器概述
8.2 液晶顯示器的突出優點
8.3 16×2字符型液晶顯示模塊(LCM)特性
8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能
8.5 16×2字符型液晶顯示模塊(LCM)的內部結構
8.6 液晶顯示控制驅動集成電路HD44780特點
8.7 HD44780工作原理
8.8 LCD控制器指令
8.9 LCM工作時序
8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數
8.11 8位數據傳送的16×2 LCM演示程序1
8.12 8位數據傳送的16×2 LCM演示程序2
8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數
8.14 4位數據傳送的16×2 LCM演示程序
第9章 ATMEGA16(L)的定時/計數器
9.1 預分頻器和多路選擇器
9.2 8位定時/計時器T/C0
9.3 8位定時/計數器0的寄存器
9.4 16位定時/計數器T/C1
9.5 16位定時/計數器1的寄存器
9.6 8位定時/計數器T/C2
9.7 8位T/C2的寄存器
9.8 ICC6.31A C語言編譯器安裝
9.9 定時/計數器1的計時實驗
9.10 定時/計數器0的中斷實驗
9.11 4位顯示秒表實驗
9.12 比較匹配中斷及定時溢出中斷的測試實驗
9.13 PWM測試實驗
9.14 0～5 V數字電壓調整器
9.15 定時器(計數器)0的計數實驗
9.16 定時/計數器1的輸入捕獲實驗
......
標簽：
AVR
手把手
單片機
C程序
上傳時間：
2013-07-30
上傳用戶：yepeng139
-
基于單片機的多路數據采集系統設計畢業論文
本文介紹了基于單片機的數據采集的硬件設計和軟件設計，數據采集系統是模擬域與數字域之間必不可少的紐帶，它的存在具有著非常重要的作用。
標簽：
多路數據采集
上傳時間：
2013-04-24
上傳用戶：zsjzc
-
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
標簽：
FPGA
PDH
多業務
方案
上傳時間：
2013-07-23
上傳用戶：lansedeyuntkn
-
隨著電子設備的迅猛發展，“讓全部設備接入網絡”已經成為一種發展趨勢。通過嵌入式串口服務器，可以讓現有的串行設備擁有聯網功能，避免了投資大量人力、物力，有利于對傳統串行設備進行更換或者升級。 本文設計的串口服務器采用嵌入式處理器和Linux操作系統，把現有的基于串行接口的數據轉化成以太網數據，然后進行數據存取，將傳統的串行數據送往網絡。 論文主要研究了以下內容： 第一，在研究串口服務器網關工作機理的基礎上，分析高性能串口網絡服務器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網絡接口芯片等構建嵌入式系統，完成RS232-TCP/IP轉換網關的軟硬件設計，實現最多32路串行終端同時接入以太網的高性能串口服務器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發工具下移植Linux，為嵌入式串口服務器設計服務器端與客戶端工作模式，同時設計實現系統參數的在線配置功能。 第四，在客戶端和服務器端分別設計串口服務器的基本API函數，為系統二次開發打下良好的基礎。
標簽：
ARM
嵌入式
多串口
網絡服務器
上傳時間：
2013-04-24
上傳用戶：mqien
-
本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。 測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。
標簽：
FPGA
PCM
通信實現
多路
上傳時間：
2013-04-24
上傳用戶：com1com2
-
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統，所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展，每個邏輯器件中門電路的數量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊，設計成可修改參數的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規模越來越大，設計越來越復雜，使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點，主要針對以下三個方面研究： (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。
標簽：
FPGA
8051
單片機
IP核
上傳時間：
2013-04-24
上傳用戶：1417818867
