采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
標簽： Altera FPGA HDLC plus
上傳時間： 2013-08-16
上傳用戶：ommshaggar
GF_2_m_域乘法器的快速設計及FPGA實現(xiàn)，對于rs編翼碼的理解和設計有幫助
標簽： FPGA GF 乘法器
上傳用戶：tangsiyun
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設計參考
標簽： FPGA CPLD 開發(fā)板 原理圖
上傳時間： 2013-08-18
上傳用戶：shanml
基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
PROTUES中簡單圖片顯示,請多提意見.謝謝!
標簽： PROTUES
上傳時間： 2013-08-20
上傳用戶：wawjj
FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統(tǒng) 性能
上傳用戶：liuwei6419
多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20
標簽： 18b20 多路 測溫 顯示系統(tǒng)
上傳時間： 2013-08-21
上傳用戶：zhangchu0807
關于FPGA的設計方面的諸多經(jīng)驗總結，討論了設計方面應該注意的問題。
標簽： FPGA 方面 經(jīng)驗
上傳用戶：onewq
5分鐘學會使用CPLD,經(jīng)典資料，有想學習CPLD的朋友有福了
標簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
多個Verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
標簽： Verilog vhdl 程序
上傳時間： 2013-08-26
上傳用戶：athjac
蟲蟲下載站版權所有 京ICP備2021023401號-1
