亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多核設(shè)計(jì)

  • 基于FPGA實現(xiàn)數(shù)控步進電機多軸連動

    數(shù)控系統(tǒng)在工礦領域已得到廣泛應用,計算機數(shù)控系統(tǒng)通過對數(shù)字化信息的處理和運算,并轉化成脈沖信號,實現(xiàn)對步進電機的控制,進而控制數(shù)控機床動作和零件加工。隨著嵌入式技術的發(fā)展,我們可以設計規(guī)模更小,成本更低,功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計算機數(shù)控系統(tǒng)所完成的工作。 步進電機以其精度高、控制靈活、定位準確、起停迅速、工作可靠、能直接接受數(shù)字信號的特點,成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進電機的特性,必須要采取適當而有效的升降速控制策略,特別是在多電機連動的系統(tǒng)中,對多個電機連動的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動的速度控制和脈沖分配的優(yōu)化算法,以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機控制系統(tǒng)中的實現(xiàn)。 在本文中還可以看見,為了減小本系統(tǒng)中主控MCU的壓力,作者還將利用FPGA來設計一個針對多電機連動的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。 最終實驗結果表明,作者所提出的優(yōu)化算法及其在本系統(tǒng)的實現(xiàn)方案,完全達到客戶所提出的高速數(shù)控雕刻機控制系統(tǒng)的各項設計性能指標。

    標簽: FPGA 數(shù)控 步進電機

    上傳時間: 2013-07-02

    上傳用戶:dreamboy36

  • 基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實現(xiàn)

    現(xiàn)代雷達系統(tǒng)廣泛采用脈沖壓縮技術,用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發(fā)射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數(shù)字信號處理技術的迅猛發(fā)展和廣泛應用,為雷達脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM),非線性調頻信號(NLFM)和Taylor四相碼信號,且技術指標完全滿足實用系統(tǒng)的設計要求。 本文完成的主要工作和創(chuàng)新之處有:(1)基于雙通道模數(shù)轉換器AD10242設計高精度數(shù)據(jù)采集電路,為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產生,以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求,以基于FPGAEP1K100QC208完成系統(tǒng)控制,使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM,實現(xiàn)數(shù)據(jù)暫存,以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng),以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設計輸出板電路,完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出,并產生模擬輸出。 (5)調試并改進處理板和輸出板。

    標簽: FPGA DSP 多波形 壓縮系統(tǒng)

    上傳時間: 2013-06-11

    上傳用戶:qq277541717

  • 二維DCT/IDCT處理核的FPGA設計與實現(xiàn)

    離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應用十分廣泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標準所采用。由于其計算量較大,軟件實現(xiàn)往往難以滿足實時處理的要求,因而在很多實際應用中需要采用硬件設計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內容就是針對圖像處理應用的8×8二維DCT/IDCT處理核的硬件實現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理,詳細說明了DCT變換實現(xiàn)圖像壓縮的過程,并與其它變換比較說明了用DCT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著,分析研究了DCT的各種快速算法,總結了前人對DCT快速算法及其實現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設計方案。兩種方案均利用DCT的行列分離特性,采用流水線設計技術,將二維DCT/IDCT實現(xiàn)轉化為兩個一維DCT/IDCT實現(xiàn)。在一維DCT/IDCT設計中,根據(jù)圖像處理的特點對Loeffler算法的數(shù)據(jù)流進行了優(yōu)化,通過合理安排時鐘周期數(shù)和簡化各周期內的操作,大大縮短了關鍵路徑的執(zhí)行時間,從而提高了流水線的執(zhí)行速度。最后,對所設計的DCT/IDCT處理核進行了綜合和時序仿真。 結果表明,當使用Altera公司的MERCURY系列FPGA器件時,本文設計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算,消耗2827個邏輯單元;方案二能夠在74M時鐘頻率下正常工作,消耗1629個邏輯單元。

    標簽: IDCT FPGA DCT 二維

    上傳時間: 2013-07-14

    上傳用戶:3291976780

  • 基于FPGA的數(shù)據(jù)采集系統(tǒng)的SOPC實現(xiàn)

    本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片,在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉換采用Microchip公司的MCP3221芯片,通訊部分則在FPGA片內用VHDL語言實現(xiàn)。通過上述設計實現(xiàn)了“準單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設計的數(shù)據(jù)采集器可以和結構類似的上位機通訊,本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作,將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內部,形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫;MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務器構成數(shù)據(jù)采集系統(tǒng)。服務器端軟件用VB開發(fā),既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示,也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊,所以一個通用的片上系統(tǒng)設計可以解決各類系統(tǒng)的應用問題,達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級,同時也可以降低成本和提高可靠性。

    標簽: FPGA SOPC 數(shù)據(jù)采集系統(tǒng)

    上傳時間: 2013-07-12

    上傳用戶:a155166

  • 基于CPLD/FPGA的IP核設計

    本文介紹了一個基于CPLD/FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎上,探討了知識產權復用理念,MCU的復雜化設計以及數(shù)字信號傳輸與處理的速度要求。結合國內外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設計實現(xiàn)方法和設計實例。課題的設計目標為開發(fā)一個基于CPLD/FPGA的USBIP模塊,實現(xiàn)開發(fā)板與PC機之間的USB通信。設計過程首先進行硬件設計,在FPGA開發(fā)板上開發(fā)擴展板;其次用ISE開發(fā)軟件進行FPGA數(shù)字化設計;在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實現(xiàn)FPGA開發(fā)板與PC機之間的通信。 該設計具有很高的實用性,它進一步擴大了可編程芯片的領地,將復雜專有芯片擠向高端和超復雜應用;它使得IP資源復用理念得到更普遍的應用;為基于FPGA的嵌入式系統(tǒng)設計提供了廣闊的思路。

    標簽: CPLD FPGA IP核

    上傳時間: 2013-07-05

    上傳用戶:隱界最新

  • 基于WEB實現(xiàn)FPGA的遠程多路數(shù)據(jù)采集系統(tǒng)

      本文首先研究了常規(guī)的數(shù)據(jù)采集的方法,針對由單片機構成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序,通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進行現(xiàn)場數(shù)據(jù)采集,并通過串行通信將數(shù)據(jù)發(fā)送到PC機,在通信過程中完全遵守RS-232協(xié)議,具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設計原理和軟件設計框架,實現(xiàn)實時嵌入式微機數(shù)據(jù)采集系統(tǒng)的軟件和硬件設計方法,將部分軟件的功能改由硬件實現(xiàn),從邏輯上大大簡化了嵌入式軟件的設計。

    標簽: FPGA WEB 遠程 多路數(shù)據(jù)采集

    上傳時間: 2013-04-24

    上傳用戶:yaohe123

  • 基于WEB實現(xiàn)FPGA的遠程多路數(shù)據(jù)采集系統(tǒng)

      本文首先研究了常規(guī)的數(shù)據(jù)采集的方法,針對由單片機構成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序,通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進行現(xiàn)場數(shù)據(jù)采集,并通過串行通信將數(shù)據(jù)發(fā)送到PC機,在通信過程中完全遵守RS-232協(xié)議,具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統(tǒng)的硬件設計原理和軟件設計框架,實現(xiàn)實時嵌入式微機數(shù)據(jù)采集系統(tǒng)的軟件和硬件設計方法,將部分軟件的功能改由硬件實現(xiàn),從邏輯上大大簡化了嵌入式軟件的設計。

    標簽: FPGA WEB 遠程 多路數(shù)據(jù)采集

    上傳時間: 2013-05-30

    上傳用戶:1193169035

  • 基于多相濾波的寬帶DDC及其FPGA實現(xiàn)

    隨著現(xiàn)代雷達技術的不斷發(fā)展,電子偵察設備面臨電磁環(huán)境日益復雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個數(shù)量級的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術的快速發(fā)展,以及FPGA的廣泛應用,在很大程度上影響了數(shù)字電路的設計與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結構,并從軟件無線電原理出發(fā),從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數(shù)字下變頻結構的硬件實現(xiàn)方法.本文將多相濾波下變頻的并行結構應用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現(xiàn)方法加以驗證和比較.

    標簽: FPGA DDC 多相濾波 寬帶

    上傳時間: 2013-07-13

    上傳用戶:華華123

  • 24l01 7對1 多機通信

    無線模塊24l01 7對1多機通信

    標簽: 24l01 多機通信

    上傳時間: 2013-07-12

    上傳用戶:yaohe123

  • 2007年全國電子設計大賽論文(A~J題)

    07電子設計大賽論文 2007年全國電子設計大賽論文(A~J題)

    標簽: 2007 全國電子 設計大賽 論文

    上傳時間: 2013-05-26

    上傳用戶:qoovoop

主站蜘蛛池模板: 黄冈市| 青州市| 沛县| 柘城县| 武陟县| 保定市| 汝阳县| 班玛县| 永靖县| 呼伦贝尔市| 灌南县| 崇礼县| 石棉县| 巨鹿县| 布拖县| 淳安县| 内黄县| 林口县| 台山市| 仪征市| 大埔县| 隆昌县| 六盘水市| 和田县| 莫力| 郴州市| 乐至县| 多伦县| 安义县| 雅江县| 衡东县| 昌宁县| 长海县| 旬阳县| 抚顺县| 依安县| 靖宇县| 卫辉市| 徐州市| 台北县| 枣阳市|