集成電路設計以及制造業(yè)的不斷發(fā)展，使得在單個芯片上集成多個處理器內核成為了可能。近年來多核處理器的發(fā)展過程中，多個內核對共享數據的訪問一直存在數據沖突問題，也就是緩存（Cache）出現不一致情況。Cache 一致性協(xié)議就是為了解決這種不一致現象，使得內核可以實時訪問到正確的數據。
本文在簡單介紹Cache一致性之后，總結了三種改進的Cache一致性協(xié)議。第一種介紹了一致性協(xié)議與片上互聯(lián)協(xié)議相協(xié)同的設計將多核架構與片上互聯(lián)方式相結合，最終實現低延遲、高帶寬、可擴展等特性。第二種提出了基于分層架構的混合一致性協(xié)議，將兩種傳統(tǒng)一致性協(xié)議進行了有效地結合。在第一層共享總線架構結構上采用總線監(jiān)聽一致性協(xié)議，第二層互聯(lián)網絡架構的結構上采用基于目錄的一致性協(xié)議。該協(xié)議即解決了共享總線架構的總線帶寬問題，又解決了基于目錄的一致性協(xié)議中目錄所占存儲空間過大的問題，表現出了優(yōu)良的性能。第三種是基于 Token 的動態(tài)可重構 Cache一致性協(xié)議，通過相關結果表明基于 Token 的動態(tài)可重構 Cache 一致性協(xié)議將能夠有效的應用到眾核處理器結構中。
標簽：
Cache
上傳時間：
2016-11-28
上傳用戶：Nicole_K
