LPC900 FLASH單片機，是PHILIPS公司推出的一款高性能、微功耗51內核單片機，主要集成了字節方式的I2C總線、SPI總線、增強型UART接口、實時時鐘、E2PROM、A/D轉換器、ISP/IAP在線編程和遠程編程方式等一系列有特色的功能部件。LPC900系列單片機提供從8腳DIP到28腳的PLCC等豐富的封裝形式，可以滿足各種對成本、線路板空間有限制而又要求高性能、高可靠性的應用。且其具有高速率（6倍于普通51單片機），低功耗（完全掉電模式功耗僅為1uA），高穩定性，小封裝，多功能（內嵌眾多流行的功能模塊），多選擇等特點（該系列有多款不同封裝，不同價位，不同功能的型號供用戶選擇）。
上傳時間： 2013-10-19
上傳用戶：hanbeidang
紅外通信是目前比較流行的一種無線通信模式，其具有無污染，信息傳輸穩定（不受電磁影響），信息保密性高（經過一定強度的編解碼），及安裝簡單使用方便等優點。因此其被廣泛應用于日常生活（水表電表遠程操控，紅外無接觸式測溫…）工業生產、科研等諸多領域。當然由于其本身傳輸特性的限制，導致其易受光線影響，傳輸距離教短，這些也是平時我們應用中應該注意的地方。
上傳時間： 2013-10-26
上傳用戶：vmznxbc
擴展1個I2C總線為多個；通過主機I2C命令進行總線選擇；每次選擇一個下級總線；廣播模式下可同時打開所有通道；收集中斷并發送給主機；復位芯片可取消所有通道選擇，在總線掛起時恢復主機的控制。
上傳時間： 2013-11-20
上傳用戶：songrui
ARM處理器的工作模式 ARM處理器狀態 ARM微處理器的工作狀態一般有兩種，并可在兩種狀態之間切換：第一種為ARM狀態，此時處理器執行32位的字對齊的ARM指令；第二種為Thumb狀態，此時處理器執行16位的、半字對齊的Thumb指令。在程序的執行過程中，微處理器可以隨時在兩種工作狀態之間切換，并且，處理器工作狀態的轉變并不影響處理器的工作模式和相應寄存器中的內容。但ARM微處理器在開始執行代碼時，應該處于ARM狀態。 ARM處理器狀態 進入Thumb狀態：當操作數寄存器的狀態位（位0）為1時，可以采用執行BX指令的方法，使微處理器從ARM狀態切換到Thumb狀態。此外，當處理器處于Thumb狀態時發生異常（如IRQ、FIQ、Undef、Abort、SWI等），則異常處理返回時，自動切換到Thumb狀態。 進入ARM狀態：當操作數寄存器的狀態位為0時，執行BX指令時可以使微處理器從Thumb狀態切換到ARM狀態。此外，在處理器進行異常處理時，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執行程序，也可以使處理器切換到ARM狀態。ARM處理器模式 ARM微處理器支持7種運行模式，分別為：用戶模式(usr)：ARM處理器正常的程序執行狀態。快速中斷模式(fiq)：用于高速數據傳輸或通道處理。外部中斷模式(irq)：用于通用的中斷處理。管理模式(svc)：操作系統使用的保護模式。數據訪問終止模式(abt)：當數據或指令預取終止時進入該模式，可用于虛擬存儲及存儲保護。系統模式(sys)：運行具有特權的操作系統任務。定義指令中止模式(und)：當未定義的指令執行時進入該模式，可用于支持硬件協處理器的軟件仿真。ARM處理器模式 ARM微處理器的運行模式可以通過軟件改變，也可以通過外部中斷或異常處理改變。大多數的應用程序運行在用戶模式下，當處理器運行在用戶模式下時，某些被保護的系統資源是不能被訪問的。 除用戶模式以外，其余的所有6種模式稱之為非用戶模式，或特權模式；其中除去用戶模式和系統模式以外的5種又稱為異常模式，常用于處理中斷或異常，以及需要訪問受保護的系統資源等情況。ARM寄存器 ARM處理器共有37個寄存器。其中包括：31個通用寄存器，包括程序計數器(PC)在內。這些寄存器都是32位寄存器。以及6個32位狀態寄存器。 關于寄存器這里就不詳細介紹了，有興趣的人可以上網找找，很多這方面的資料。異常處理 當正常的程序執行流程發生暫時的停止時，稱之為異常，例如處理一個外部的中斷請求。在處理異常之前，當前處理器的狀態必須保留，這樣當異常處理完成之后，當前程序可以繼續執行。處理器允許多個異常同時發生，它們將會按固定的優先級進行處理。當一個異常出現以后，ARM微處理器會執行以下幾步操作：進入異常處理的基本步驟：將下一條指令的地址存入相應連接寄存器LR，以便程序在處理異常返回時能從正確的位置重新開始執行。將CPSR復制到相應的SPSR中。根據異常類型，強制設置CPSR的運行模式位。強制PC從相關的異常向量地址取下一條指令執行，從而跳轉到相應的異常處理程序處。如果異常發生時，處理器處于Thumb狀態，則當異常向量地址加載入PC時，處理器自動切換到ARM狀態。 ARM微處理器對異常的響應過程用偽碼可以描述為： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；當運行于 ARM 工作狀態時If == Reset or FIQ then；當響應 FIQ 異常時，禁止新的 FIQ 異常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address異常處理完畢之后，ARM微處理器會執行以下幾步操作從異常返回：將連接寄存器LR的值減去相應的偏移量后送到PC中。將SPSR復制回CPSR中。若在進入異常處理時設置了中斷禁止位，要在此清除。
上傳時間： 2013-11-15
上傳用戶：hanbeidang
本系統針對設計制作簡易多功能計數器能接收函數信號發生器產生的信號，實現周期測量、頻率測量和時間間隔測量的功能的要求。通過分頻和整形，利用C8051F020 [1] 的可編程計數器陣列（PCA）的邊沿捕捉模式對信號的上升沿捕捉并計時，從而達到對頻率、周期和時間間隔測量的目的，并能使測量的范圍和測量精度達到預期的要求，還能實現顯示溫度、時間和記憶10 個測量過的歷史數據、顯示峰值等擴展需求。
上傳時間： 2013-10-21
上傳用戶：13788529953
用單片機制作多功能莫爾斯碼電路:用單片機制作多功能莫爾斯碼電路莫爾斯電碼通信有著悠久的歷史，盡管它已被現代通信方式所取代，但在業余無線電通信和特殊的專業場合仍具有重要的地位，這是因為等幅電碼通信的抗干擾能力是其它任何一種通信方式都無法相比的。在短波波段用幾瓦的功率即可進行國際間的通信，收發射設備簡單易制成本低廉，所以深受業余無線電愛好者的喜愛，是業余無線電高手必備的技能。要想熟練掌握莫爾斯電碼的收發技術除了持之以恒的毅力外，還需要相關的設備。設計本電路的目的就是給愛好者提供一個實用和訓練的工具。 一、功能簡介 本電路可以配合自動鍵體和手動鍵體，產生莫爾斯碼控制信號，設有16種速度，從初學者到操作高手都能適用。監聽音調也有16種,均可以通過功能鍵進行選擇。可以按程序中設定好的呼號自動呼叫，設有聽抄練習功能，聽抄練習有短碼和混合碼兩種模式，分別對10個數字和常用的38個混合碼模擬隨機取樣，產生分組報碼，供愛好者提高抄收水平之用，速度低4檔的聽抄練習是專為初學者所設，內容是時間間隔較長的單字符。設有PTT開關鍵，可以決定是否控制發射機工作，不需要反復通斷控制線。無論當前處于呼叫狀態還是聽抄狀態只要電鍵接點接通則自動轉到人工發報程序。4分鐘內不使用電路將自動關閉電源，只有按復位鍵才能重新開始工作。先按住聽抄練習鍵復位則進入短碼練習狀態，其它功能不變。從開機到自動關機執行每個功能都有不同的莫爾斯碼提示音。本電路具有較強的抗高低頻干擾的能力和使用方便的大電流開關接口，以適應不同的發射設備。 二、硬件電路原理硬件電路如圖1所示。設計電路的目的在于方便實用，以免在緊張的操作中失誤，所以除了聽抄練習鍵外其它鍵沒有定義復用功能。各鍵的作用在圖中已經標出。PTT控制在每次復位時處于關閉狀態,每按動一次PTT功能鍵則改變一次狀態，這樣可以使用軟件開關控制發射。 PTT處于控制狀態時發光二極管隨控制信號閃亮。考慮到自制設備及淘汰軍用設備與高檔設備控制電流的不同，PTT開關管采用了2SC2073，可以承受500mA的電流，同時還增加了無極性PTT開關電路，無論外部被控制的端口直流極性如何加到VT3的極性始終不變，供有興趣的愛好者實驗。應該注意，如果被控制的負載是感性，則電感兩端必須并聯續流二極管，除自制設備外成品機在這方面一般沒有什么問題。手動鍵只有一個接點，接通后產生連續的音頻和發射控制信號。在本電路中手動鍵的輸入端是P1.5 ，程序不斷檢測P1.5電平，當按鍵按下時P1.5電平為0，程序轉入手動鍵子程序。 自動鍵的接點分別接到P1.3和P1.4 ，同樣當程序檢測到有接點閉合時便自動產生“點”或“劃”。音頻信號從P輸出，經VT1放大后推動揚聲器發音。單片機的I/O口在輸入狀態下阻抗較高，容易受到高低頻信號干擾，所以在每個輸入端口和三極管的be端并聯電阻和高頻旁路電容，確保在較長的電鍵連線和大功率發射時電路工作穩定。圖2是印刷電路版圖，尺寸為110mmX85mm，揚聲器用粘合劑直接粘接在電路版有銅箔的面。 三、軟件設計方法 “點”時間長度是莫爾斯電碼中的基本時間單位。按規定“劃”的時間長度不小于三個“點”，同字符中“點”與“劃”的間隔不小于一個“點”，字符之間不小于一個“劃”，詞與詞之間不應小于五個“點”。在本程序中用條件轉移指令來產生“點”時間長度。通過速度功能鍵功可以設置16種延時參數。用T0中斷產生監聽音頻信號，并將中斷設為優先級，保證在聽覺上純正悅耳。T1用于自動關機計時，如果不使用任何功能四分鐘后將向PCON 位寫1，單片機進入休眠狀態,此時耗電量僅有幾個微安。自動鍵的“點”或“劃”以及手動鍵的連續發音都是子程序的反復調用。P1.2對地短接時自動呼叫可設定為另一內容。為了便于熟悉匯編語言的讀者對發音內容進行修改，這里介紹發音字符的編碼方法。莫爾斯碼的信息與計算機中二進制恰好相同，我們可以用0表示“點”，用1表示“劃”。提示音、自動呼叫、聽抄內容等字符是預先按一定編碼方式存儲在程序中的常數。每個字符的莫爾斯碼一般是由1至6位“點”、“劃”組成，也就是發音次數最多6次。程序中每個字符占用1個字節，字符時間間隔不占用字節，但更長的延時或發音結束信息占用一個字節。我們用字節的低三位表示字節的性質，對于5次及5次以下發音的字符我們用存儲器的高5位存儲發音信息，發音順序由高位至低位，用低3位存儲發音次數，發音時將數據送入累加器A，先得到發音次數，然后使A左環移，對E0進行位尋址，判斷是發“點”還是“劃”，環移次數由發音次數決定。對于6次發音的字符不能完全按照上述編碼規則，否則會出現信息重疊，如果是6次發音且最后一次是“劃”我們把發音次數定義為111B，因為這時第6次位尋址得到的是1。如果第6次發音是“點”，那么這個字符的低三位定義為000B。字符間隔時間由程序自動產生，更長的時間隔或結束標志由字節低三位110B來定義，高半字節表示字符間隔的倍數，例如26H表示再加兩倍時間間隔。如果字節為06H則表示讀字符程序結束，返回主程序。更詳細的內容不再贅述，讀者可閱讀源程序。四、使用注意事項手動鍵的操作難度相對大一些，時間節拍全由人掌握，其特點是發出的電碼帶有“人情味”。自動鍵的“點”、“劃”靠電路產生，發音標準，容易操作，而且可以達到相當快的速度，長時間工作也不易疲勞。在干擾較大、信號微弱的條件下自動鍵碼的辨別程度好于手動鍵碼。初學者初次使用手動鍵練習發報要有老師指導，且不可我行我素，一旦養成不正確的手法則很難糾正。在電臺上時常聽到一些讓對方難以抄收的電碼，這可能會使對方反感而拒絕回答。使用自動鍵也應在一定的聽抄基礎上再去練習。在暫時找不老師的情況下可多練習聽力，這對于今后能夠發出標準正確的電碼非常有益。
上傳時間： 2013-10-31
上傳用戶：sdq_123
九.輸入/輸出保護為了支持多任務，80386不僅要有效地實現任務隔離，而且還要有效地控制各任務的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現輸入/輸出保護。 1.I/O敏感指令輸入輸出特權級(I/O Privilege Level)規定了可以執行所有與I/O相關的指令和訪問I/O空間中所有地址的最外層特權級。IOPL的值在如下圖所示的標志寄存器中。 標 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規定了I/O空間中的哪些地址可以由在任何特權級執行的程序所訪問。I/O許可位圖在任務狀態段TSS中。 I/O敏感指令 指令 功能 保護方式下的執行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數據 CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數據 CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關，并且只有在滿足所列條件時才可以執行，所以把它們稱為I/O敏感指令。從表中可見，當前特權級不在I/O特權級外層時，可以正常執行所列的全部I/O敏感指令；當特權級在I/O特權級外層時，執行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執行要根據訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執行，那么將引起出錯碼為0的通用保護異常。 由于每個任務使用各自的EFLAGS值和擁有自己的TSS，所以每個任務可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權級3執行的應用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務甲的應用程序訪問部分I/O地址，只允許任務乙的應用程序訪問另一部分I/O地址，以避免任務甲和任務乙在訪問I/O地址時發生沖突，從而避免任務甲和任務乙使用使用獨享設備時發生沖突。 因此，在IOPL的基礎上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應一個I/O地址，位串的第0位對應I/O地址0，位串的第n位對應I/O地址n。如果位串中的第位為0，那么對應的I/O地址m可以由在任何特權級執行的程序訪問；否則對應的I/O地址m只能由在IOPL特權級或更內層特權級執行的程序訪問。如果在I/O外層特權級執行的程序訪問位串中位值為1的位所對應的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據I/O位圖決定是否可訪問I/O地址的情況下，當一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應的I/O許可位圖中的位都為0時，該I/O指令才能被正常執行，如果對應位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節。一個任務實際需要使用的I/O許可位圖大小通常要遠小于這個數目。 當前任務使用的I/O許可位圖存儲在當前任務TSS中低端的64K字節內。I/O許可位圖總以字節為單位存儲，所以位串所含的位數總被認為是8的倍數。從前文中所述的TSS格式可見，TSS內偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節，所以開始偏移應小于56K，但必須大于等于104，因為TSS中前104字節為TSS的固定格式，用于保存任務的狀態。 1.I/O訪問許可檢查細節保護模式下處理器在執行I/O指令時進行許可檢查的細節如下所示。 (1)若CPL<=IOPL，則直接轉步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應位所在字節在I/O許可位圖內的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應位在字節中的第幾位；(5)把字節偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應字節及下一個字節；(7)把讀出的兩個字節與屏蔽碼進行與運算，若結果不為0表示檢查未通過，則產生出錯碼為0的通用保護故障；(8)進行I/O訪問。設某一任務的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應I/O端口00H—3FH DB 10000000B ;對應I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應I/O端口50H—0FFFFH DB 0FFH ;位圖結束字節TSSLen = $TSSSEG ENDS 再假設IOPL=1，CPL=3。那么如下I/O指令有些能正常執行，有些會引起通用保護異常： in al,21h ;(1)正常執行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執行 out 20h,eax ;(6)正常執行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執行 由上述I/O許可檢查的細節可見，不論是否必要，當進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節。目的是為了盡快地執行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節的最高位，高位是下一個字節的最低位。可見即使只要檢查兩個位，也可能需要讀取兩個字節。另一方面，最多檢查四個連續的位，即最多也只需讀取兩個字節。所以每次要讀取兩個字節。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節時產生越界，必須在I/O許可位圖的最后填加一個全1的字節，即0FFH。此全1的字節應填加在最后一個位圖字節之后，TSS界限范圍之前，即讓填加的全1字節在TSS界限之內。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節，I/O許可檢查全部根據全部根據該位圖進行。當TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節，于是對較小I/O地址訪問的許可檢查根據位圖進行，而對較大I/O地址訪問的許可檢查總被認為不可訪問而引起通用保護故障。因為這時會發生字節越界而引起通用保護異常，所以在這種情況下，可認為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標志保護輸入輸出的保護與存儲在標志寄存器EFLAGS中的IOPL密切相關，顯然不能允許隨便地改變IOPL，否則就不能有效地實現輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權級執行的程序才能執行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權級下對這三個字段的處理情況。 不同特權級對標志寄存器特殊字段的處理 特權級 VM標志字段 IOPL標志字段 IF標志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權級0執行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內層特權級執行的程序才可以修改IF位。與CLI和STI指令不同，在特權級不滿足上述條件的情況下，當執行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權指令引起的異常；使用段間調用指令CALL通過任務門調用任務，實現任務嵌套。 1.演示步驟實例演示的內容比較豐富，具體演示步驟如下：(1)在實模式下做必要準備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務的TSS段描述符裝入TR，并設置演示任務的堆棧；(3)進入演示代碼段，演示代碼段的特權級是0；(4)通過任務門調用測試任務1。測試任務1能夠順利進行；(5)通過任務門調用測試任務2。測試任務2演示由于違反I/O許可位圖規定而導致通用保護異常；(6)通過任務門調用測試任務3。測試任務3演示I/O敏感指令如何引起通用保護異常；(7)通過任務門調用測試任務4。測試任務4演示特權指令如何引起通用保護異常；(8)從演示代碼轉臨時代碼，準備返回實模式；(9)返回實模式，并作結束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2014-12-05
上傳用戶：jiangfire
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
