高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。
關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
資源簡介：高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16...
上傳時間： 2013-11-03
上傳用戶：王小奇
資源簡介：高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16...
上傳時間： 2013-11-17
上傳用戶：hxy200501
資源簡介：該文檔為基于FPGA的多路高速串口設(shè)計與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-10
上傳用戶：20125101110
資源簡介：隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送...
上傳時間： 2013-07-16
上傳用戶：asdkin
資源簡介： 摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行...
上傳時間： 2014-12-05
上傳用戶：jiangfire
資源簡介： 摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行...
上傳時間： 2013-11-21
上傳用戶：pei5
資源簡介：基于FPGA的線型CCD高速驅(qū)動采集一控制板設(shè)計摘要：線型CCD圖像傳感器在工業(yè)檢測、圖像測量和機(jī)器視覺等方面有著廣泛的應(yīng)用。本文針對CCD測量應(yīng)用系統(tǒng)中的前端處理、驅(qū)動控制和信號采集，設(shè)計制作了一款基于FPGA的高速驅(qū)動采集 體化控制板。該控制板選用了Alte...
上傳時間： 2022-06-22
上傳用戶：
資源簡介：在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進(jìn)行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實(shí)驗(yàn)中，需要用到符合要求的多路...
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
資源簡介：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時控制多路電機(jī)的運(yùn)動。利用Verilog HDL 硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向...
上傳時間： 2014-12-28
上傳用戶：molo
資源簡介：隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和...
上傳時間： 2013-06-05
上傳用戶：zxh1986123
資源簡介：當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信...
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
資源簡介：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時控制多路電機(jī)的運(yùn)動。利用Verilog HDL 硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向...
上傳時間： 2013-10-13
上傳用戶：lchjng
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實(shí)現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
上傳時間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2014-07-27
上傳用戶：llandlu
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2015-10-24
上傳用戶：偷心的海盜
資源簡介：基于AT89C2051的多路舵機(jī)控制方案設(shè)計
上傳時間： 2013-12-07
上傳用戶：zukfu
資源簡介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實(shí)現(xiàn)方法。通過一個169階的均方根 升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的 FIR濾波器性能、資源占用進(jìn)行了分析。
上傳時間： 2015-11-19
上傳用戶：jkhjkh1982
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時循環(huán)為計時基準(zhǔn)。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3．具有整點(diǎn)報時功能，整點(diǎn)報時的同時數(shù)碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：這是一個關(guān)于基于CPLD的多路SPWM控制器的研制的論文，請大家多多下載，頂起來
上傳時間： 2014-01-11
上傳用戶：lixinxiang
資源簡介：基于FPGA的多波形發(fā)生器（編程環(huán)境QuartusII6.0）
上傳時間： 2014-11-17
上傳用戶：xmsmh
資源簡介：基于ATmega8的多路任意波形信號發(fā)生器的研制.pdf
上傳時間： 2016-06-04
上傳用戶：lanjisu111
資源簡介：本論文是基于FPGA的多功能信號發(fā)生器，其中包括了整個設(shè)計流程
上傳時間： 2016-06-14
上傳用戶：日光微瀾
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：基于FPGA的多功能電子時鐘的設(shè)計很經(jīng)典的哦
上傳時間： 2016-09-24
上傳用戶：zhaoq123
資源簡介：基于FPGA的多波形發(fā)生器 基于FPGA的多波形發(fā)生器
上傳時間： 2016-10-18
上傳用戶：erkuizhang
資源簡介：基于FPGA的多功能電子鐘的設(shè)計非常使用希望對大家有幫助啊
上傳時間： 2016-11-03
上傳用戶：源碼3
資源簡介：基于FPGA的雙路可移相任意波形發(fā)生器 Altera中國大學(xué)生電子設(shè)計文章競賽獲獎作品刊登
上傳時間： 2013-12-24
上傳用戶：xjz632
資源簡介：基于CPLD的多路數(shù)字開關(guān)電路的設(shè)計源程序
上傳時間： 2014-01-07
上傳用戶：caixiaoxu26
資源簡介：該文檔為基于FPGA的多功能電子琴設(shè)計與實(shí)現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-19
上傳用戶：XuVshu
