怎樣使用Nios II處理器來構建多處理器系統 Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for Peripheral Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share Peripherals . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing Peripherals in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上傳時間： 2013-11-21
上傳用戶：lo25643
伺服舵機作為基本的輸出執行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執 行的，會產生較大的延遲，從而使PWM信號波形 不穩，導致舵機發生顫振。
上傳時間： 2013-11-20
上傳用戶：cjh1129
一般有使用到無線通信的產品，通常都會在電路板上設計屏蔽框(shielding frame)來隔絕電磁干擾(EMI)，現在有些腦筋動得快的廠商想出了使用夾子(clip)來取代屏蔽框的方法，這種夾子不但可以使用SMT打件，而且體積小所以不怕變形。這就是傳說中的屏蔽夾了。
上傳時間： 2013-11-01
上傳用戶：rnsfing
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2013-11-21
上傳用戶：pei5
多層線路板設計
上傳時間： 2013-11-20
上傳用戶：love1314
用FPGA設計多功能數字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
基于DDS的多波形信號發生器設計
上傳時間： 2013-10-15
上傳用戶：zhishenglu
本文介紹了在大規模FPGA設計中可以提高綜合效率和效果的多點綜合技術，本文適合大規模FPGA的設計者和Synplify pro的用戶閱讀。
上傳時間： 2013-11-04
上傳用戶：變形金剛
電路板故障分析 維修方式介紹 ASA維修技術 ICT維修技術 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經驗及技術不足 無法維修的死板,廢棄可惜 送電中作動態維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預先更換 維修速度及效率無法提升,造成公司負擔,客戶埋怨 投資大量維修設備,操作複雜,績效不彰
上傳時間： 2013-11-09
上傳用戶：chengxin
基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現了三路以上的串口擴展。該設計靈活性高，可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。
上傳時間： 2013-11-03
上傳用戶：924484786
