國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
隨著TD—SCDMA技術的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(tǒng)(RRU)和軟件無線電技術的發(fā)展入手，重點研究TD—SCDMA頻點拉遠系統(tǒng)的FPGA設計與實現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實現(xiàn)業(yè)務的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點拉遠系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
上傳時間： 2013-07-20
上傳用戶：rishian
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現(xiàn)與現(xiàn)有和未來多種電臺的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現(xiàn)結(jié)構(gòu)，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數(shù)學模型。 最后基于EP1S80開發(fā)平臺實現(xiàn)了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結(jié)果表明，該接收機能夠?qū)崿F(xiàn)對中頻信號的正確接收，驗證了系統(tǒng)設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
隨著計算機技術和通信技術的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結(jié)合，設計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復用和無損壓縮技術，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復用/解復用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：幾何公差
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g.它主要應用于網(wǎng)絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉(zhuǎn)換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網(wǎng)上,實現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設計和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
低壓電力線通信(PLC)具有網(wǎng)絡分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術、信號非畸變技術和編碼技術。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
本文闡述了一種基于UC3842 PWM 控制器的新型多路輸出反激式開關電源電路的設 計。該設計詳細給出了變壓器、漏感消除電路、啟動電路以及電壓電流反饋電路的設計過程。 實驗結(jié)果表明該電源性能優(yōu)良。作為電機控制的電源模塊，具有很高的應用價值。 關鍵詞：電流型PWM；UC3842；反激式開關電源
上傳時間： 2013-04-24
上傳用戶：zhuoying119
隨著TD—SCDMA技術的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(tǒng)(RRU)和軟件無線電技術的發(fā)展入手，重點研究TD—SCDMA頻點拉遠系統(tǒng)的FPGA設計與實現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實現(xiàn)業(yè)務的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點拉遠系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
上傳時間： 2013-04-24
上傳用戶：18752787361
隨著計算機技術和通信技術的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結(jié)合，設計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復用和無損壓縮技術，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復用/解復用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：gzming
數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領域，經(jīng)常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現(xiàn)方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
標簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
<rt id="gmmuk"></rt>