大量的電力電子裝置及非線性負(fù)荷在電力系統(tǒng)中廣泛的應(yīng)用，使電能質(zhì)量(Power Quality)問(wèn)題日益突出。電能質(zhì)量問(wèn)題不僅危害電力系統(tǒng)本身的安全及電網(wǎng)的穩(wěn)定運(yùn)行，對(duì)系統(tǒng)中用戶也造成嚴(yán)重威脅。因此，對(duì)電能質(zhì)量的實(shí)時(shí)監(jiān)測(cè)具有十分重要的意義。 論文首先介紹了電能質(zhì)量的概念，分析了國(guó)內(nèi)外電能質(zhì)量監(jiān)測(cè)的研究現(xiàn)狀及開(kāi)發(fā)新型電能質(zhì)量監(jiān)測(cè)裝置的意義，同時(shí)對(duì)影響電能質(zhì)量的指標(biāo)參數(shù)的數(shù)字測(cè)量原理與算法進(jìn)行了深入的研究。在此基礎(chǔ)上，提出了以ARM9(s3c2410)芯片為CPU，以嵌入式Linux為軟件核心的電能質(zhì)量監(jiān)測(cè)裝置的總體設(shè)計(jì)思想。 論文建立了基于arm-1inux的嵌入式開(kāi)發(fā)環(huán)境，完成了基本的硬件電路設(shè)計(jì)和軟件設(shè)計(jì)。硬件設(shè)計(jì)方面，根據(jù)電力系統(tǒng)中數(shù)據(jù)采集和處理的實(shí)際特點(diǎn)，在前置測(cè)量采集模塊中，采用了ADS7864芯片設(shè)計(jì)了多通道信號(hào)采樣保持和快速轉(zhuǎn)換電路；利用鎖相環(huán)保證了多路信號(hào)的硬件同步采樣；在通訊方式上，除了采用RS-232通訊方式外，還采用了以太網(wǎng)和USB通訊方式，從而提高了裝置應(yīng)用的靈活性。軟件設(shè)計(jì)方面，依據(jù)裝置所要實(shí)現(xiàn)的功能，剪裁并成功移植了嵌入式linux內(nèi)核到ARM處理器中；完成了各應(yīng)用程序的編制，給出了詳細(xì)的程序流程圖；設(shè)計(jì)了基于Qt/Embedde的人機(jī)交互界面(GUI)。 基于arm-linux嵌入式電能質(zhì)量監(jiān)測(cè)儀不僅數(shù)據(jù)處理功能強(qiáng)、人機(jī)交互性好、系統(tǒng)升級(jí)簡(jiǎn)單、還能進(jìn)行遠(yuǎn)程監(jiān)控。在此基礎(chǔ)上可進(jìn)一步開(kāi)發(fā)，向微型化、高度智能化等方向發(fā)展，以滿足不同場(chǎng)合的需求，具有較大的使用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： ARMLinux 嵌入式 電能質(zhì)量 監(jiān)測(cè)儀
上傳時(shí)間： 2013-05-16
上傳用戶：frank1234
隨著國(guó)民經(jīng)濟(jì)的發(fā)展，電力電子設(shè)備得到廣泛應(yīng)用，使得電網(wǎng)中的諧波污染越來(lái)越嚴(yán)重，極大地危害了電力設(shè)備的安全運(yùn)行。電網(wǎng)中的諧波成份非常復(fù)雜，因此諧波的檢測(cè)分析，是消除或降低諧波污染的前提。 通過(guò)大量資料的收集、閱讀及相關(guān)技術(shù)的研究，本文分析了嵌入式系統(tǒng)在電力系統(tǒng)測(cè)控中的應(yīng)用優(yōu)勢(shì)，設(shè)計(jì)了以ARM7TDMI內(nèi)核處理器LPC2214為核心的電網(wǎng)諧波檢測(cè)分析系統(tǒng)。系統(tǒng)主要實(shí)現(xiàn)低壓配電網(wǎng)三相電壓、電流的諧波檢測(cè)與分析，包括電量數(shù)據(jù)采集和諧波分析兩個(gè)部分。詳細(xì)分析了諧波檢測(cè)分析系統(tǒng)的工作原理，明確了系統(tǒng)功能需求，對(duì)系統(tǒng)各模塊進(jìn)行了設(shè)計(jì)，通過(guò)多路同步采集將電網(wǎng)電量數(shù)據(jù)輸入系統(tǒng)，在處理器中完成數(shù)據(jù)倒序處理和快速傅立葉變換等相關(guān)的運(yùn)算處理工作，可以得到各次諧波含量。 通過(guò)文中設(shè)計(jì)的硬件同步電路，可以準(zhǔn)確獲得電網(wǎng)信號(hào)三相電壓與電流周期，通過(guò)同步采樣的方法，消除或減小因快速傅立葉變換存在的頻譜泄漏和柵欄效應(yīng)的誤差。結(jié)合諧波檢測(cè)分析的需求與FFT算法的特點(diǎn)，為了減小響應(yīng)時(shí)間，提高運(yùn)算速度，采用了實(shí)序列快速傅立葉變換對(duì)數(shù)據(jù)的整合運(yùn)算，即通過(guò)一次快速傅立葉變換運(yùn)算，完成各相電流與電壓兩組數(shù)據(jù)從時(shí)域到頻域的轉(zhuǎn)換，并分析得到頻域幅值和時(shí)域幅值之間的線性關(guān)系，避免了傅立葉反變換運(yùn)算，提高了運(yùn)算速度，實(shí)現(xiàn)諧波的準(zhǔn)確檢測(cè)。 最后經(jīng)過(guò)樣機(jī)測(cè)試證明，本文設(shè)計(jì)的電網(wǎng)諧波檢測(cè)與分析系統(tǒng)能夠準(zhǔn)確、可靠的實(shí)現(xiàn)諧波含量的檢測(cè)與分析。
標(biāo)簽： ARM 電網(wǎng)諧波 檢測(cè) 分
上傳時(shí)間： 2013-07-10
上傳用戶：zfh920401
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開(kāi)關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展?，F(xiàn)場(chǎng)可編程門陣列器件(FieldProgrammableGateArrays)是近年來(lái)嶄露頭角的一類新型集成電路，它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì)，又具有全集成化、適用性強(qiáng)，便于開(kāi)發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用?！ ”疚奶岢隽艘环N采用現(xiàn)場(chǎng)可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開(kāi)關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡(jiǎn)單、響應(yīng)速度快、易修改、可現(xiàn)場(chǎng)編程等特點(diǎn)，可應(yīng)用于PWM的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述，包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等?！ ”疚倪€提出一種新型ZCT-PWMBoost變換器，詳細(xì)的分析了該變換器的工作過(guò)程，并采用基于FPGA的數(shù)字化通用PWM控制器對(duì)這種軟開(kāi)關(guān)Boost變換器進(jìn)行控制，給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性，
標(biāo)簽： FPGA PWM 數(shù)字化 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-10
上傳用戶：x4587
目錄 第1章 概述 1.1 采用C語(yǔ)言提高編制單片機(jī)應(yīng)用程序的效率 1.2 C語(yǔ)言具有突出的優(yōu)點(diǎn) 1.3 AvR單片機(jī)簡(jiǎn)介 1.4 AvR單片機(jī)的C編譯器簡(jiǎn)介 第2章 學(xué)習(xí)AVR單片機(jī)C程序設(shè)計(jì)所用的軟件及實(shí)驗(yàn)器材介紹 2.1 IAR Enlbedded Workbench IDE C語(yǔ)言編譯器 2.2 AVR Studio集成開(kāi)發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機(jī)綜合實(shí)驗(yàn)板 2.5 AvR單片機(jī)JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機(jī)開(kāi)發(fā)軟件的安裝及第一個(gè)入門程序 3.1 安裝IAR for AVR 4.30集成開(kāi)發(fā)環(huán)境 3.2 安裝AVR Studio集成開(kāi)發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機(jī)開(kāi)發(fā)過(guò)程 3.6 第一個(gè)AVR入門程序 第4章 AVR單片機(jī)的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機(jī)的產(chǎn)品特性 4.2 ATMEGA16(L)單片機(jī)的基本組成及引腳配置 4.3 AvR單片機(jī)的CPU內(nèi)核 4.4 AvR的存儲(chǔ)器 4.5 系統(tǒng)時(shí)鐘及時(shí)鐘選項(xiàng) 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復(fù)位 4.8 中斷 第5章 C語(yǔ)言基礎(chǔ)知識(shí) 5.1 C語(yǔ)言的標(biāo)識(shí)符與關(guān)鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機(jī)的數(shù)據(jù)存儲(chǔ)空間 5.4 常量、變量及存儲(chǔ)方式 5.5 數(shù)組 5.6 C語(yǔ)言的運(yùn)算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置 6.3 ATMEGA16(L)的I/O端口使用注意事項(xiàng) 6.4 ATMEGAl6(L)PB口輸出實(shí)驗(yàn) 6.5 8位數(shù)碼管測(cè)試 6.6 獨(dú)立式按鍵開(kāi)關(guān)的使用 6.7 發(fā)光二極管的移動(dòng)控制(跑馬燈實(shí)驗(yàn)) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開(kāi)關(guān)的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關(guān)的中斷控制寄存器 7.3 INT1外部中斷實(shí)驗(yàn) 7.4 INTO／INTl中斷計(jì)數(shù)實(shí)驗(yàn) 7.5 INTO／INTl中斷嵌套實(shí)驗(yàn) 7.6 2路防盜報(bào)警器實(shí)驗(yàn) 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計(jì) 第8章 ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊 8.1 16×2點(diǎn)陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點(diǎn) 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動(dòng)集成電路HD44780特點(diǎn) 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時(shí)序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時(shí)/計(jì)數(shù)器 9.1 預(yù)分頻器和多路選擇器 9.2 8位定時(shí)/計(jì)時(shí)器T/C0 9.3 8位定時(shí)/計(jì)數(shù)器0的寄存器 9.4 16位定時(shí)/計(jì)數(shù)器T/C1 9.5 16位定時(shí)/計(jì)數(shù)器1的寄存器 9.6 8位定時(shí)/計(jì)數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語(yǔ)言編譯器安裝 9.9 定時(shí)/計(jì)數(shù)器1的計(jì)時(shí)實(shí)驗(yàn) 9.10 定時(shí)/計(jì)數(shù)器0的中斷實(shí)驗(yàn) 9.11 4位顯示秒表實(shí)驗(yàn) 9.12 比較匹配中斷及定時(shí)溢出中斷的測(cè)試實(shí)驗(yàn) 9.13 PWM測(cè)試實(shí)驗(yàn) 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時(shí)器(計(jì)數(shù)器)0的計(jì)數(shù)實(shí)驗(yàn) 9.16 定時(shí)/計(jì)數(shù)器1的輸入捕獲實(shí)驗(yàn) ......
上傳時(shí)間： 2013-07-30
上傳用戶：yepeng139
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-04-24
上傳用戶：18752787361
本文介紹了單片機(jī)在鍋爐溫度控制上的應(yīng)用，主要是以87C51 單片機(jī)作為控制器核心，結(jié)合溫度傳感變送器、A/D 轉(zhuǎn)換器、LED 顯示器、D/A 轉(zhuǎn)換器，模擬多路開(kāi)關(guān)等，組成一個(gè)八通道的鍋爐溫度控
標(biāo)簽： 單片機(jī) 中的應(yīng)用 鍋爐 溫度控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：x4587
數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開(kāi)始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒(méi)有具備模擬示波器的某些特點(diǎn)，因此并沒(méi)有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測(cè)量中，越來(lái)越多的工程師用DSO來(lái)替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過(guò)對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國(guó)家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間： 2013-07-07
上傳用戶：asdkin
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件?，F(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來(lái)越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語(yǔ)言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
回波抵消器在免提電話、無(wú)線產(chǎn)品、IP電話、ATM語(yǔ)音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語(yǔ)音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場(chǎng)合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要?，F(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試，各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
25w反激式多路輸出開(kāi)關(guān)電源設(shè)計(jì)————畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告標(biāo)準(zhǔn)版
標(biāo)簽： 反激式開(kāi)關(guān)電源 畢業(yè)設(shè)計(jì) 報(bào)告
上傳時(shí)間： 2013-07-04
上傳用戶：lifangyuan12
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
