CD40系列CD45系列集成芯片DATASHEET數(shù)據(jù)手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態(tài)移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行進位全加器.pdf4009 CMOS 六緩沖器-轉(zhuǎn)換器（反相）.pdf4010 CMOS 六緩沖器-轉(zhuǎn)換器（同相）.pdf40100 CMOS 32位雙向靜態(tài)移位寄存器.pdf40101 CMOS 9位奇偶發(fā)生器-校驗器.pdf40102 CMOS 8位BCD可預置同步減法計數(shù)器.pdf40103 CMOS 8位二進制可預置同步減法計數(shù)器.pdf40104 CMOS 4位三態(tài)輸出雙向通用移位寄存器.pdf40105 CMOS 先進先出寄存器.pdf40106 CMOS 六施密特觸發(fā)器.pdf40107 CMOS 2輸入雙與非緩沖-驅(qū)動器.pdf40108 CMOS 4×4多端寄存.pdf40109 CMOS 四三態(tài)輸出低到高電平移位器.pdf4011 CMOS 四2輸入與非門.pdf40110 CMOS 十進制加減計數(shù)-譯碼-鎖存-驅(qū)動.pdf40117 CMOS 10線—4線BCD優(yōu)先編碼器.pdf4012 CMOS 雙4輸入與非門.pdf4013 CMOS 帶置位-復位的雙D觸發(fā)器.pdf4014 CMOS 8級同步并入串入-串出移位寄存器.pdf40147 CMOS 10線—4線BCD優(yōu)先編碼器.pdf4015 CMOS 雙4位串入-并出移位寄存器.pdf4016 CMOS 四雙向開關.pdf40160 CMOS 非同步復位可預置BCD計數(shù)器.pdf40161 CMOS 非同步復位可預置二進制計數(shù)器.pdf40162 CMOS 同步復位可預置BCD計數(shù)器.pdf40163 CMOS 同步復位可預置二進制計數(shù)器.pdf4017 CMOS 十進制計數(shù)器-分頻器.pdf40174 CMOS 六D觸發(fā)器.pdf40175 CMOS 四D觸發(fā)器.pdf4018 CMOS 可預置 1分N 計數(shù)器.pdf40181 CMOS 4位算術邏輯單元.pdf40182 CMOS 超前進位發(fā)生器.pdf4019 CMOS 四與或選譯門.pdf40192 CMOS 可預制四位BCD計數(shù)器.pdf40193 CMOS 可預制四位二進制計數(shù)器.pdf40194 CMOS 4位雙向并行存取通用移位寄存器.pdf4020 CMOS 14級二進制串行計數(shù)-分頻器.pdf40208 CMOS 4×4多端寄存器.pdf4021 CMOS 異步8位并入同步串入-串出寄存器.pdf4022 CMOS 八進制計數(shù)器-分頻器.pdf4023 CMOS 三3輸入與非門.pdf4024 CMOS 7級二進制計數(shù)器.pdf4025 CMOS 三3輸入或非門.pdf40257 CMOS 四2線-1線數(shù)據(jù)選擇器-多路傳輸.pdf4026 CMOS 7段顯示十進制計數(shù)-分頻器.pdf4027 CMOS 帶置位復位雙J-K主從觸發(fā)器.pdf4028 CMOS BCD- 十進制譯碼器.pdf4029 CMOS 可預制加-減（十-二進制）計數(shù)器.pdf4030 CMOS 四異或門.pdf4031 CMOS 64級靜態(tài)移位寄存器.pdf4032 CMOS 3位正邏輯串行加法器.pdf4033 CMOS 十進制計數(shù)器-消隱7段顯示.pdf4034 CMOS 8位雙向并、串入-并出寄存器.pdf4035 CMOS 4位并入-并出移位寄存器.pdf4038 CMOS 3位串行負邏輯加法器.pdf4040 CMOS 12級二進制計數(shù)-分頻器.pdf4041 CMOS 四原碼-補碼緩沖器.pdf4042 CMOS 四時鐘控制 D 鎖存器.pdf4043 CMOS 四三態(tài)或非 R-S 鎖存器.pdf4044 CMOS 四三態(tài)與非 R-S 鎖存器.pdf4045 CMOS 21位計數(shù)器.pdf4046 CMOS PLL 鎖相環(huán)電路.pdf4047 CMOS 單穩(wěn)態(tài)、無穩(wěn)態(tài)多諧振蕩器.pdf4048 CMOS 8輸入端多功能可擴展三態(tài)門.pdf4049 CMOS 六反相緩沖器-轉(zhuǎn)換器.pdf4050 CMOS 六同相緩沖器-轉(zhuǎn)換器.pdf4051 CMOS 8選1雙向模擬開關.pdf4051,2,3.pdf4052 CMOS 雙4選1雙向模擬開關.pdf4053 CMOS 三2選1雙向模擬開關.pdf4054 C
上傳時間： 2021-11-09
上傳用戶：kent
家 庭 總 線 是 智 能 家 居 實 現(xiàn) 的 重 要 基 礎 ． 是 住 宅 內(nèi) 部 的 神 經(jīng) 系 統(tǒng) ． 其 主 要 作 用 是 連 接 家 中的各 種 電子 、 電氣 設 備 ． 負責 將 家 庭 內(nèi) 的 各 種 通 信 設 備 ( 包 括 安 保 、 電話 、 家 電 、 視 聽 設 備 等 )連 接 在 一 起 ． 形 成 一 個 完 整 的家 庭 網(wǎng) 絡 。 日 本 是 較 早 推 動 智 能 家 居 發(fā) 展 的 國 家 之 一 ， 它 較 早 地 提 出 了 家庭 總線 系統(tǒng) (H O m e B u S S Y S t e m ， 簡稱H B S ) 的概念 ． 成 立 了 家庭 總線 (H B S )研 究會 ． 并 在 郵政省和 通 產(chǎn) 省 的指 導 下 組 成 了H B S 標 準委 員 會 ， 制定 了 日 本 的H B s 標 準 。 按 照 該 標 準 ， H B S 系統(tǒng) 由一 條 同 軸 電 纜 和 4 對 雙 絞 線 構 成 ， 前 者 用 于 傳 輸 圖 像 信 息 ． 后者 用 于 傳輸語 音 、 數(shù)據(jù)及 控制信 號 。 各 類家用 設 備 與 電氣 設 備 均 按 一 定 方式 與H B S 相 連 ， 這 些 電氣設 備 既 可 以在 室 內(nèi)進 行 控制 ． 也 可 在異地 通 過 電話進行 遙 控 。 為適 應 大型 居住社 區(qū) 的需 要 ， 1 9 8 8 年年初 ， 日 本住 宅信息 化推進協(xié)會 又 推 出 了 超級 家庭總 線 (S u p e r H0 m e B u s S y s t e m ， 簡 稱S - H B S ) ， 它適 用 于 更 大 的范 圍 ． 因 為一 個S - H B s 系統(tǒng)可 掛接 數(shù)千個家庭 內(nèi)部 網(wǎng) 。 家庭 智能化要 求諸 多家 電和 網(wǎng)絡能夠彼此 相容 ． 總線協(xié) 議是 其精髓 所 在 ， 只 有接 E l 暢通 ， 家 電才能 “ 聽懂 ” 人 發(fā) 出的指令 ， 因此 總線標準 的物理 層 接 口 形 式 是 智能 家居 亟 待解決 的重 要 問題 之 一 。 目前 比 較成型 的總線標 準 協(xié) 議 主 要 是 美 國公 司 提 出 的 ， 包 括E c h e l o n 公 司 I)~L o n W o r k s 協(xié)議 、 電子 工 業(yè) 協(xié) 會 (E I A ) 的C E 總線協(xié) 議 (C EB u S ) 、 S m a r t Ho u s e L P 的智 能屋 協(xié) 議 和×一 1 0 公 司 的X 一 1 0 協(xié) 議等。 這 些 協(xié) 議 各 有 優(yōu) 劣 。
標簽： 智能家居
上傳時間： 2022-03-11
上傳用戶：
現(xiàn)代雷達系統(tǒng)日益復雜，在設計、調(diào)試雷達系統(tǒng)的過程中，不可避免的需要雷達的回波信號，為了提高雷達設計效率，人們逐漸開始對雷達回波信號模擬技術進行研究，以求用模擬產(chǎn)生的信號代替實際的雷達回波信號，把雷達系統(tǒng)設計和維護過程中所需的費用降到最低。現(xiàn)在，雷達信號模擬技術逐步取得發(fā)展，成為雷達技術的一個重要分支，而雷達信號模擬器的研制成為國內(nèi)外軍事研究領域的熱門方向.所有無線電系統(tǒng)中都會包含射頻前端，射頻前端的主要作用是將基帶信號經(jīng)過調(diào)制、上混頻、放大后送至天線發(fā)射，或是將天線接收到的信號放大、下混頻、解調(diào)，最后輸出基帶信號.本課題正是對某機載相控陣雷達目標模擬器射頻前端的研究。該射頻前端系統(tǒng)包括兩個部分：發(fā)射機通道和射頻功率合成網(wǎng)絡，發(fā)射機通道由三條雜波信號通道和一條目標信號通道組成，每條通道相當于一臺射頻發(fā)射機.在發(fā)射機通道中首先對基帶1、Q信號進行調(diào)制，然后兩次上混頻使輸出信號到達x波段。射頻功率合成網(wǎng)絡主要的功能是使用功分器將目標信號一分為四，利用數(shù)控衰減器對四路目標信號進行方向圖增益調(diào)制，調(diào)制后其中一路信號送至天線系統(tǒng)，另外三路分別與三路雜波信號功率合成，最后輸出至雷達，該項目中筆者主要負責對整體方案和指標的論證，多路信號幅相平衡度的調(diào)整，x波段0/i移相器的設計與實現(xiàn)，整機的功能指標測試，與其它分機聯(lián)調(diào)等工作.本文首先介紹了該機載相控陣雷達目標模擬器的整體方案，然后對無線發(fā)射機系統(tǒng)進行了分析，接下來對射頻前端方案進行論證，之后詳述了多路信號幅相校正的方法與0/n移相器的研制，給出了射頻前端系統(tǒng)的測試結果.
標簽： 雷達
上傳時間： 2022-06-20
上傳用戶：
隨著技術的發(fā)展，基于PLC的控制系統(tǒng)呈現(xiàn)綜合化、網(wǎng)絡化的發(fā)展趨勢。為了適應當今PLC課程教學的需要，我們應提供具有現(xiàn)場控制對象的控制層、監(jiān)控管理層、遠程監(jiān)控層三層結構的實驗控制系統(tǒng)，并將組態(tài)軟件技術、先進的數(shù)據(jù)交互技術、單片機技術、通信技術集成在控制系統(tǒng)中，構建現(xiàn)代大綜合設計性實驗系統(tǒng)，以培養(yǎng)全面的高素質(zhì)的綜合性人才。 本文提出了一種多功能、大綜合的實驗平臺的方案和技術實現(xiàn)。本課題由市場占有率高的西門子PLC及其通信網(wǎng)絡模塊組成，采用具有很高的性價比的系統(tǒng)集成技術，構成了覆蓋面較大的全集成的網(wǎng)絡控制系統(tǒng)，可提供PPI網(wǎng)絡、PROFIBUS-DP網(wǎng)絡和以太網(wǎng)等多種網(wǎng)絡形式的實驗平臺；采用多種工業(yè)組態(tài)軟件如Wincc、組態(tài)王和MCGS，構成了豐富的上位監(jiān)控模式；通過OPC技術實現(xiàn)對PROFIBuS-DP網(wǎng)絡的遠程監(jiān)控。在此基礎上，結合單片機技術、CPLD技術，設計了可自定義I/O口的多路模擬采集卡，擴展了PLC的信息控制功能；采用網(wǎng)絡技術，將PLC技術與變頻器、步進電機控制相結合，對標準的PLC對象TM2和機械手設備進行二次開發(fā)，構成相關的運動控制系統(tǒng)，模擬生產(chǎn)線的控制，展示PLC的運動控制功能；將PLC技術與無線控制技術相結合，實現(xiàn)PLC的無線遙控功能；完成了三菱Q系列PLC與PROFIBUS-DP網(wǎng)絡的聯(lián)網(wǎng)，實現(xiàn)了不同品牌的PLC網(wǎng)絡的互聯(lián)互通。在此基礎上，還開發(fā)了多個實驗程序，展示其豐富的網(wǎng)絡構架和綜合的實驗模式。 系統(tǒng)調(diào)試和實驗效果表明，該系統(tǒng)接近當今工業(yè)技術實踐，可為學生的課程設計、畢業(yè)設計以及PLC技術研究提供先進的集多種技術于一體的大綜合設 計性實驗平臺。關鍵詞：PLC；業(yè)網(wǎng)絡；OPC
上傳時間： 2013-05-22
上傳用戶：歸海惜雪
電子功能模件是機電產(chǎn)品的基本組成部分，其水平高低直接決定整個機電產(chǎn)品的工作質(zhì)量。當前PCB自動測試系統(tǒng)大多為歐美產(chǎn)品，價格相當昂貴，遠遠超出我國中小電子企業(yè)的承受能力。為了提高我國中小企業(yè)電子設備的競爭力，本課題研發(fā)了適合于我國中小企業(yè)、價格低廉、使用方便的PCB路內(nèi)測試系統(tǒng)。 本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據(jù)本課題面向的用戶群和他們對PCB測試的需求，組建PCB內(nèi)測試系統(tǒng)。本系統(tǒng)基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內(nèi)測試儀、邏輯分析單元、信號發(fā)生器、高速數(shù)據(jù)采集器、多路通道掃描器及針床。其中：路內(nèi)測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現(xiàn)了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅(qū)動技術測試常見的組合邏輯電路。信號發(fā)生器能同時產(chǎn)生兩路正弦波、方波、斜波、三角波等常用波形。數(shù)據(jù)采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現(xiàn)，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統(tǒng)能對常用電子功能模件進行自動測試，基本達到了預期目標。
標簽： PCB 故障診斷 測試系統(tǒng)
上傳時間： 2013-06-06
上傳用戶：klds
生物特征識別是指通過計算機，利用人體固有的生理特征，如指紋，靜脈來進行個人身份鑒別的技術。由于生物特征唯一性和不變性，使得生物特征識別與傳統(tǒng)的方法如數(shù)字密碼和身份證相比，具有更高的安全性和易用性。傳統(tǒng)的高性能自動識別系統(tǒng)大多基于PC平臺聯(lián)機應用，然而在實際應用中往往對自動識別系統(tǒng)要求有更高的便攜性和易用性，嵌入式技術的快速發(fā)展使得實現(xiàn)這樣的系統(tǒng)變?yōu)榱丝赡堋?生物特征識別系統(tǒng)主要由通用模塊的控制系統(tǒng)與非通用模塊的圖像采集設備與識別算法組成。本文針對通用模塊與非通用模塊接口問題進行研究和設計，實現(xiàn)了一個工作良好的嵌入式平臺。 本課題在設計核心板、擴展板、轉(zhuǎn)接板的硬件基礎上，移植實時操作系統(tǒng)Linux，編寫各種接口與模塊的驅(qū)動、多路攝像頭切換程序，并很好的解決了攝像頭采集生物特征時光強控制問題，為很好的采集到清晰圖像提供了一個良好穩(wěn)定的硬件平臺。 本課題所設計的嵌入式系統(tǒng)通過測試，做了大量的實驗，并將所采集到的手指靜脈圖像進行討論分析，具有實用價值。
上傳時間： 2013-06-03
上傳用戶：lguotao
本文闡述了一種基于UC3842 PWM 控制器的新型多路輸出反激式開關電源電路的設 計。該設計詳細給出了變壓器、漏感消除電路、啟動電路以及電壓電流反饋電路的設計過程。 實驗結果表明該電源性能優(yōu)良。作為電機控制的電源模塊，具有很高的應用價值。 關鍵詞：電流型PWM；UC3842；反激式開關電源
上傳時間： 2013-04-24
上傳用戶：zhuoying119
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產(chǎn)品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結構 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領域，經(jīng)常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現(xiàn)方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
標簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
內(nèi)部存儲器負責計算機系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當今的電子系統(tǒng)設計中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設計和實現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實現(xiàn)，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內(nèi)存接口的設計與實現(xiàn)進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。
上傳時間： 2013-06-08
上傳用戶：fairy0212
