FPGA的多路可控脈沖延遲系統.docx
1 系統功能 本系統擬定對頻率范圍在1~50 kHz左右的TTL電平脈沖序列進行多路延遲處理。各路延遲時間分別由單片機動態設定,最大延遲時間為1 ms,最大分辨率為0.15 ns級。 3 方案實現 系統選用Actel公司的ProASIC3...
1 系統功能 本系統擬定對頻率范圍在1~50 kHz左右的TTL電平脈沖序列進行多路延遲處理。各路延遲時間分別由單片機動態設定,最大延遲時間為1 ms,最大分辨率為0.15 ns級。 3 方案實現 系統選用Actel公司的ProASIC3...
開關電源相關專輯 119冊 749M多路輸出開關電源的設計及應用原則.pdf...
多路AD采集 msp430 ...
該文檔為虛擬儀器課程設計-多路信號發生器講解資料,講解的還不錯,感興趣的可以下載看看…………………………...
該文檔為基于FPGA的多路高速串口設計與實現總結文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………...