1 系統功能 本系統擬定對頻率范圍在1~50 kHz左右的TTL電平脈沖序列進行多路延遲處理。各路延遲時間分別由單片機動態(tài)設定，最大延遲時間為1 ms，最大分辨率為0.15 ns級。 3 方案實現 系統選用Actel公司的ProASIC3 A3P250芯片實現數字部分。系統時鐘由外部50 MHz晶振提供，時鐘引腳連接到FPGA的CCC全局時鐘引腳上；頻率可以通過FPGA內部的PLL實現倍頻和分頻，設定需要的頻率。由于在多路脈沖延遲方案中電路的同步是保證控制正確的條件，所以應該首先為電路提供一個基準脈沖。
標簽： FPGA的多路可控脈沖延遲
上傳時間： 2015-04-25
上傳用戶：justgo123
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優(yōu)勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2014-12-05
上傳用戶：jiangfire
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業(yè)務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發(fā)送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態(tài)添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統分為發(fā)送和接收兩部分.發(fā)送電路實現四路E1的成幀操作,數據拆分采用線路循環(huán)與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環(huán)間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優(yōu)勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2013-11-21
上傳用戶：pei5
基于FPGA的雙路可移相任意波形發(fā)生器 Altera中國大學生電子設計文章競賽獲獎作品刊登
標簽： Altera FPGA 移相 任意波形發(fā)生器
上傳時間： 2013-12-24
上傳用戶：xjz632
該文檔為基于FPGA的多路高速串口設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-10
上傳用戶：20125101110
為有效控制固態(tài)功率調制設備,提高系統的可調性和穩(wěn)定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發(fā)器的設計方法和實現電路。該觸發(fā)器可選擇內或外觸發(fā)信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發(fā)器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調制系統的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發(fā)周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
為有效控制固態(tài)功率調制設備,提高系統的可調性和穩(wěn)定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發(fā)器的設計方法和實現電路。該觸發(fā)器可選擇內或外觸發(fā)信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發(fā)器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調制系統的性能。
上傳時間： 2013-10-17
上傳用戶：123456wh
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現方法，以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法，給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現，并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調，調節(jié)步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
