數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開(kāi)始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒(méi)有具備模擬示波器的某些特點(diǎn)，因此并沒(méi)有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測(cè)量中，越來(lái)越多的工程師用DSO來(lái)替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過(guò)對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國(guó)家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間： 2013-07-07
上傳用戶(hù)：asdkin
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來(lái)越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿(mǎn)足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類(lèi)型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語(yǔ)言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專(zhuān)用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶(hù)：lanwei
Altium Designer winter 09電路設(shè)計(jì)案例教程 詳細(xì)介紹了Altium Designer Winter 09的基本功能、操作方法和實(shí)際應(yīng)用技巧。該書(shū)集作者十多年P(guān)CB設(shè)計(jì)的實(shí)際工作經(jīng)驗(yàn)和從事該課程教學(xué)的深刻體會(huì)于一體，從實(shí)際的應(yīng)用出發(fā)，以典型案例為導(dǎo)向，以任務(wù)為驅(qū)動(dòng)，深入淺出地介紹了Altium Designer軟件的設(shè)計(jì)環(huán)境、原理圖設(shè)計(jì)、層次原理圖設(shè)計(jì)、多通道設(shè)計(jì)、印制電路板(PCB)設(shè)計(jì)、三維PCB設(shè)計(jì)、PCB規(guī)則約束及校驗(yàn)、交互式布線(xiàn)、原理圖庫(kù)、PCB庫(kù)、集成庫(kù)的創(chuàng)建、電路設(shè)計(jì)與仿真，Protel 99 SE與Altium Designer的轉(zhuǎn)換等相關(guān)技術(shù)內(nèi)容。
標(biāo)簽： Altium 電路設(shè)計(jì) 教程
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：abc123456.
隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)，由于其具有集成度高、體積小，可在線(xiàn)編程、開(kāi)發(fā)周期短等優(yōu)點(diǎn)，因此FPGA被越來(lái)越多的應(yīng)用于數(shù)據(jù)采集與處理系統(tǒng)中。 論文首先簡(jiǎn)要介紹了數(shù)據(jù)采集與處理系統(tǒng)的現(xiàn)狀、存在的問(wèn)題、以及發(fā)展的趨勢(shì)。本數(shù)據(jù)處理與傳輸系統(tǒng)采用了ALTERA公司的FPGA芯片，整個(gè)系統(tǒng)由數(shù)據(jù)采集模塊、異步FIFO模塊、FFT處理模塊、DMA控制模塊、總線(xiàn)接口模塊構(gòu)成。模擬信號(hào)送入后，經(jīng)AD芯片ADl672轉(zhuǎn)換成數(shù)字信號(hào)，送入異步FIFO中緩沖，然后進(jìn)行FFT處理。處理結(jié)果向PC104總線(xiàn)進(jìn)行DMA傳輸。整個(gè)系統(tǒng)做成擴(kuò)展卡的形式，直接插入PC104插槽內(nèi)。 在軟件方面，從系統(tǒng)功能實(shí)現(xiàn)的角度對(duì)軟件總體設(shè)計(jì)進(jìn)行規(guī)劃，采用模塊化的軟件設(shè)計(jì)方法使系統(tǒng)的各部分軟硬件更易于設(shè)計(jì)、實(shí)現(xiàn)和調(diào)整，文中對(duì)系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)中的關(guān)鍵問(wèn)題進(jìn)行了較為詳細(xì)的描述。經(jīng)過(guò)系統(tǒng)分析、芯片選擇、軟硬件設(shè)計(jì)與編程調(diào)試，實(shí)現(xiàn)整個(gè)系統(tǒng)。達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸 系統(tǒng)研究
上傳時(shí)間： 2013-07-15
上傳用戶(hù)：jcljkh
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場(chǎng)等場(chǎng)合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對(duì)多路視頻信號(hào)進(jìn)行實(shí)時(shí)監(jiān)控，如果每一路視頻信號(hào)都占用一個(gè)監(jiān)視器屏幕，則會(huì)大大增加系統(tǒng)成本。視頻圖像畫(huà)面分割器主要功能是完成多路視頻信號(hào)合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫(huà)面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫(huà)面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對(duì)視頻圖像畫(huà)面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫(huà)面分割方法設(shè)計(jì)；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計(jì)了視頻圖像畫(huà)面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡(jiǎn)潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺(tái)基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線(xiàn)接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì)，首先，由攝像頭采集四路模擬視頻信號(hào)，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號(hào)后送入異步FIFO緩沖。然后，根據(jù)畫(huà)面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過(guò)由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能，I2C總線(xiàn)對(duì)兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法，實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能，同時(shí)提高了系統(tǒng)的靈活性。
標(biāo)簽： FPGA 視頻圖像 畫(huà)面分割器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：啦啦啦啦啦啦啦
本文主要研究了認(rèn)知無(wú)線(xiàn)電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無(wú)線(xiàn)電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號(hào)處理部分，接著簡(jiǎn)單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號(hào)處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過(guò)程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號(hào)的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號(hào)通過(guò)基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對(duì)每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號(hào)的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開(kāi)關(guān)式流水線(xiàn)FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線(xiàn)FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無(wú)線(xiàn)電 感知功能 頻譜
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：bcjtao
· 摘要： DSP芯片TMS320C54x提供高速、雙向、多通道緩沖串行口McBSP,它可以與其他的TMS320C54x器件或其它串口器件通訊.串行SPI通信協(xié)議是一種標(biāo)準(zhǔn)的通信協(xié)議,很多場(chǎng)合下都是采用這種機(jī)制.本文闡述了基于TMS320VC5410的多通道緩沖串行口(McBSP)的特點(diǎn)及其SPI協(xié)議的串口配置方法.提出了多通道緩沖串行口在頻率合成技術(shù)中的一個(gè)新應(yīng)用實(shí)例,給出了
標(biāo)簽： McBSP 中的應(yīng)用
上傳時(shí)間： 2013-06-18
上傳用戶(hù)：Wwill
:針對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
上傳時(shí)間： 2013-08-17
上傳用戶(hù)：xiaoyunyun
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統(tǒng)中被廣泛地使用。APD 模塊包含 APD 和一個(gè)信號(hào)調(diào)理放大器，但並不是完全獨(dú)立。它仍舊需要重要的支持電路，包括一個(gè)高電壓、低噪聲電源和一個(gè)用於指示信號(hào)強(qiáng)度的精準(zhǔn)電流監(jiān)視器
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：zhangyigenius
ADE7816是一款多通道電能計(jì)量IC，可以同時(shí)測(cè)量多達(dá)6個(gè)電流通道和1個(gè)電壓通道。ADE7816可提供所有通道的有功和無(wú)功電能以及電流和電壓有效值讀數(shù)。另外提供各種電能質(zhì)量功能，包括無(wú)負(fù)載、反向功率和角度測(cè)量。ADE7816適合各種計(jì)量應(yīng)用，包括智能電表、配電單元和家庭電能監(jiān)控器。
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：wys0120
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
