一区二区三区四区视频免费观看,日韩一区二区免费电影,久久精品国产美女

多通道信號采集

基于FPGA的GSM解擴解調(diào)的設計與實現(xiàn).rar

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點，在近年來得到了迅速的發(fā)展。論文針對直擴通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴系統(tǒng)的結(jié)構(gòu)、性能及完成了相關(guān)參數(shù)的計算，改進了包絡算法，設計了解擴和解調(diào)器，最后用ISE9.1實現(xiàn)了解擴和解調(diào)器的仿真波形，驗證了設計的正確性。論文研究了擴頻通信系統(tǒng)的特點、國內(nèi)外發(fā)展現(xiàn)狀及理論基礎，完成了DS-QPSK接收機的解擴器和解調(diào)器的設計與實現(xiàn)。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結(jié)構(gòu)、性能及其完成了相關(guān)參數(shù)的計算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關(guān)積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調(diào)整電路的設計，并在ISE9.1編程綜合得到仿真結(jié)果，驗證了設計的正確性。由于相關(guān)積分包絡算法是整個系統(tǒng)的基礎和核心，為了減少時延和系統(tǒng)所占硬件資源，改進了包絡算法并得到了仿真驗證。結(jié)果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結(jié)果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。解調(diào)器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設計并得到了相關(guān)的仿真波形，實現(xiàn)了載波的跟蹤，給出了仿真結(jié)果及資源占用情況，對系統(tǒng)實現(xiàn)過程中的一些經(jīng)驗進行了總結(jié)。最后是對論文工作的一些總結(jié)和對今后工作的展望。

標簽： FPGA GSM 解調(diào)

上傳時間： 2013-06-13

上傳用戶：924484786
認知無線電頻譜感知功能的FPGA實現(xiàn).rar

本文主要研究了認知無線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實現(xiàn)方法。首先，提出了認知無線電頻譜感知功能的硬件實現(xiàn)框圖，包括射頻前端部分和數(shù)字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數(shù)字信號處理部分的FPGA實現(xiàn)與驗證過程。數(shù)字處理部分主要實現(xiàn)寬帶信號的短時傅立葉分析，將中頻寬帶數(shù)字信號通過基于多相濾波器組的下變頻模塊，實現(xiàn)并行多通道的數(shù)字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關(guān)系。整個系統(tǒng)主要包括：延時抽取模塊、多相濾波器模塊、32點開關(guān)式流水線FFT模塊、滑動窗緩沖區(qū)、256點流水線FFT模塊等。本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統(tǒng)采用全同步設計，可穩(wěn)定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。

標簽： FPGA 認知無線電感知功能

上傳時間： 2013-07-09

上傳用戶：liuchee
利用FPGA設計和實現(xiàn)點對點EoS的成幀

通信領(lǐng)域的主導技術(shù)有兩種：用于內(nèi)部商業(yè)通信的局域網(wǎng)(LAN)中的以太網(wǎng)(Ethernet)和廣域網(wǎng)(WAN)中的SDH(SynchronousDigitalHierarchy)。因為在SDH網(wǎng)絡上不直接支持以太網(wǎng)，當企業(yè)(客戶)間需要彼此通信或企業(yè)(客戶)內(nèi)需要將其總部與分部連至同一LAN網(wǎng)時互連問題便應運而生。該研究課題的目的是研究在EoS(EthernetoverSDH)實現(xiàn)過程中存在的技術(shù)難題和協(xié)議實現(xiàn)的復雜性，提出一種簡單、快速、高效的協(xié)議實現(xiàn)方法。主要關(guān)注的是EoS系統(tǒng)中與協(xié)議幀映射相關(guān)的關(guān)鍵技術(shù)，例如：自定義幀結(jié)構(gòu)、幀定位、全數(shù)字鎖相技術(shù)、流量控制技術(shù)等，最終完成EoS中這些關(guān)鍵技術(shù)模塊的設計。該課題簡單分析EoS系統(tǒng)相關(guān)協(xié)議幀結(jié)構(gòu)及EoS系統(tǒng)的原理，闡述了FPGA技術(shù)的實現(xiàn)方法，重點在于利用業(yè)界最先進的EDA工具實現(xiàn)EoS系統(tǒng)中幀映射技術(shù)。系統(tǒng)中采用一種簡化了的點對點實現(xiàn)方案，對以太網(wǎng)的數(shù)據(jù)幀直接進行HDLC幀格式封裝，采用多通道的E1信道承載完整的HIDLC幀方式將HDLC幀映射到E1信道中，然后采用單通道承載多個完整的E1幀方式將E1映射到SDH信道中，從而把以太網(wǎng)幀有效地映射到SDH的負荷中，實現(xiàn)“透明的局域網(wǎng)服務”。這對在現(xiàn)有的SDH傳輸設備上承載以太網(wǎng)，開發(fā)實現(xiàn)以太網(wǎng)的廣域連接設備，將會具有重要的意義。

標簽： FPGA EoS 點對點幀

上傳時間： 2013-04-24

上傳用戶：bugtamor
基于ARM和LINUX的車載監(jiān)控終端的設計與實現(xiàn)

本文在結(jié)合全球衛(wèi)星定位系統(tǒng)(GPS)和通用分組無線業(yè)務(GPRS)的基礎之上，利用嵌入式開發(fā)技術(shù)，采用ARM9為核心，設計開發(fā)了一個基于ARM和Linux的功能強大的車載監(jiān)控終端。嵌入式車載監(jiān)控終端是車載監(jiān)控系統(tǒng)的重要組成部分。車載監(jiān)控終端主要由GPS定位模塊、ARM監(jiān)控終端和GPRS通訊模塊構(gòu)成。GPS定位模塊主要是接收來自定位衛(wèi)星的GPS信號，傳送給ARM監(jiān)控終端，監(jiān)控終端對數(shù)據(jù)解析后將位置信息與電子地圖匹配顯示在監(jiān)控終端的LCD屏上，并定時通過GPRS模塊向后臺監(jiān)控中心發(fā)送GPS定位數(shù)據(jù)實現(xiàn)實時監(jiān)控，同時GPRS模塊也接收從后臺監(jiān)控中心發(fā)來的指令，通過解析從而控制車載終端本地工作實現(xiàn)特定的功能。本文首先對車載監(jiān)控系統(tǒng)的組成、功能以及關(guān)鍵技術(shù)進行了分析；然后闡述了車載監(jiān)控終端硬件設計及實現(xiàn)方法；最后完成了車載監(jiān)控終端的應用軟件的設計及實現(xiàn)。軟件上采用模塊化結(jié)構(gòu)、多線程編程和Socket編程技術(shù)，實現(xiàn)了多通道高速數(shù)據(jù)獲取。實驗結(jié)果證明，基于ARM和Linux的車載監(jiān)控終端定位精度高，實時性好，數(shù)據(jù)傳輸及時可靠，實現(xiàn)了監(jiān)控的基本功能，可以滿足實用化要求。

標簽： LINUX ARM 車載監(jiān)控終端

上傳時間： 2013-06-17

上傳用戶：杜瑩12345
位A/D-TLV2543與87C51的接口應用

本文介紹一種多通道的 12 位串行A/D 轉(zhuǎn)換器TLV2543 的功能特點和工作過程，討論了軟件編程輸入數(shù)據(jù)對器件工作方式的選擇，簡要敘述了器件時的工作時序，并給出TLV2543 與8

標簽： D-TLV 87C51 2543 接口應用

上傳時間： 2013-07-23

上傳用戶：zhangsan123
板級光互連協(xié)議研究與FPGA實現(xiàn)

隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路層功能包括了協(xié)議原語設計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設計，流量控制機制設計，協(xié)議通道初始化設計，錯誤檢測機制設計和空閑字符產(chǎn)生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。

標簽： FPGA 板級光互連協(xié)議研究

上傳時間： 2013-06-28

上傳用戶：guh000
基于FPGA的高速實時數(shù)字存儲示波器

數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設計，數(shù)據(jù)處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統(tǒng)DSO架構(gòu)的基礎上，提出了本系統(tǒng)的設計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。最后，利用ChipscopePro工具對采樣系統(tǒng)進行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

標簽： FPGA 高速實時數(shù) 字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
基于FPGA的數(shù)字射頻存儲器設計

數(shù)字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達系統(tǒng)的重要部件?，F(xiàn)代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領(lǐng)域作為射頻頻率源。目前，國內(nèi)外對DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達信號處理的要求。本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎上提出了一種便于工程實現(xiàn)的設計方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實現(xiàn)的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現(xiàn)了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進行了仿真，仿真結(jié)果證明了設計方案的可行性。本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優(yōu)越性。

標簽： FPGA 數(shù)字射頻存儲器

上傳時間： 2013-06-01

上傳用戶：lanwei
Altium 09電路設計教程.pdf

Altium Designer winter 09電路設計案例教程詳細介紹了Altium Designer Winter 09的基本功能、操作方法和實際應用技巧。該書集作者十多年P(guān)CB設計的實際工作經(jīng)驗和從事該課程教學的深刻體會于一體，從實際的應用出發(fā)，以典型案例為導向，以任務為驅(qū)動，深入淺出地介紹了Altium Designer軟件的設計環(huán)境、原理圖設計、層次原理圖設計、多通道設計、印制電路板(PCB)設計、三維PCB設計、PCB規(guī)則約束及校驗、交互式布線、原理圖庫、PCB庫、集成庫的創(chuàng)建、電路設計與仿真，Protel 99 SE與Altium Designer的轉(zhuǎn)換等相關(guān)技術(shù)內(nèi)容。

標簽： Altium 電路設計教程

上傳時間： 2013-07-24

上傳用戶：abc123456.
認知無線電頻譜感知功能的FPGA實現(xiàn)

本文主要研究了認知無線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實現(xiàn)方法。首先，提出了認知無線電頻譜感知功能的硬件實現(xiàn)框圖，包括射頻前端部分和數(shù)字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數(shù)字信號處理部分的FPGA實現(xiàn)與驗證過程。數(shù)字處理部分主要實現(xiàn)寬帶信號的短時傅立葉分析，將中頻寬帶數(shù)字信號通過基于多相濾波器組的下變頻模塊，實現(xiàn)并行多通道的數(shù)字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關(guān)系。整個系統(tǒng)主要包括：延時抽取模塊、多相濾波器模塊、32點開關(guān)式流水線FFT模塊、滑動窗緩沖區(qū)、256點流水線FFT模塊等。本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統(tǒng)采用全同步設計，可穩(wěn)定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。

標簽： FPGA 認知無線電感知功能頻譜

上傳時間： 2013-06-13

上傳用戶：bcjtao

<s id="y2ii2"></s>