基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：問(wèn)題問(wèn)題
PROTUES中簡(jiǎn)單圖片顯示,請(qǐng)多提意見(jiàn).謝謝!
標(biāo)簽： PROTUES
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：wawjj
多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：zhangchu0807
關(guān)于FPGA的設(shè)計(jì)方面的諸多經(jīng)驗(yàn)總結(jié)，討論了設(shè)計(jì)方面應(yīng)該注意的問(wèn)題。
標(biāo)簽： FPGA 方面 經(jīng)驗(yàn)
上傳用戶(hù)：onewq
多個(gè)Verilog和vhdl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫(xiě)出HDL代碼
標(biāo)簽： Verilog vhdl 程序
上傳時(shí)間： 2013-08-26
上傳用戶(hù)：athjac
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來(lái)越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國(guó)外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳用戶(hù)：manlian
節(jié)點(diǎn)是網(wǎng)絡(luò)系統(tǒng)的基本控制單元，論文提出了一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)計(jì)方案，它能夠提高單節(jié)點(diǎn)并行處理能力，其模塊化結(jié)構(gòu)增強(qiáng)了節(jié)點(diǎn)的可靠性。
標(biāo)簽： CPLD 多處理器 控制網(wǎng)絡(luò) 節(jié)點(diǎn)設(shè)計(jì)
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：shanxiliuxu
基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF
標(biāo)簽： CPLD 多功能 信號(hào)發(fā)生器
上傳時(shí)間： 2013-09-02
上傳用戶(hù)：lnnn30
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
標(biāo)簽： FPGA 大型 多時(shí)鐘 策略
上傳時(shí)間： 2013-09-04
上傳用戶(hù)：妄想演繹師
protel 常用封裝 內(nèi)有200多個(gè)常用原件。
標(biāo)簽： protel 200 封裝 元件
上傳時(shí)間： 2013-09-11
上傳用戶(hù)：toyoad
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="mcvpp"></tfoot>
