低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
數字圖像的壓縮是解決圖像數據量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失，在滿足實際應用的條件下能夠取得較高的壓縮比；無損壓縮不允許信息丟失，但是壓縮比難以提高。在醫學圖像、遙感圖像等應用領域，對于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷，允許一定的失真，能夠獲得高保真還原圖像的同時，得到比無損壓縮更高的壓縮比。 JPEG-LS是連續色調靜止圖像無損和近無損壓縮的國際標準，算法復雜度低，壓縮性能優越，但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎上，針對具體應用背景，提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析，對不同特性的區域容忍不同的信息丟失程度，實現了對圖像壓縮的碼率控制。針對某工程應用中的具體要求，我們以FPGA為平臺，采用Verilog HDL語言對改進算法進行了硬件實現。 實驗結果證明，這種基于塊的具有碼率控制的近無損圖像壓縮算法，在實現較為精確的碼率控制的同時，能夠獲得較高的還原圖像質量，而且硬件實現復雜度低，能夠滿足對圖像的實時壓縮要求。
上傳時間： 2013-06-18
上傳用戶：zzbbqq99n
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。基于上下文的自適應二進制算術編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個熵編碼方案之一，相對于另一熵編碼方案-CAVLC(基于上下文的自適應可變長編碼)，CABAC具有更高的數據壓縮率：在同等編碼質量下要比CAVLC提高10％～15％的壓縮率。CABAC能實現很高的數據壓縮率，但這是以增加實現的復雜性為代價的。在已有的硬件實現方法上，CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實現流程，并在仔細分析了H.264/AVC碼流結構的基礎上，總結出了影響CABAC解碼效率的各個環節，并以此為出發點，對CABAC解碼所需中的各個功能模塊進行了優化設計，設計出一種新的CABAC解碼器結構，相對于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率，提出了新的存儲組織方式，并根據CABAC的碼流結構特性，采用4個子解碼器級聯的方式來進一步提高解碼速率。 最后，用Verilog語言對所設計的CABAC解碼器進行了描述，用EDA軟件對其進行了仿真，并在FPGA上驗證了其功能，結果顯示，該CABAC解碼器結構顯著提高了解碼效率，能夠滿足高檔次實時通訊的要求。
上傳時間： 2013-07-03
上傳用戶：huazi
隨著社會的進步及移動用戶的迅猛增長，第三代移動通信越來越受到各界的重視。多用戶檢測技術是第三代移動通信中重要的技術之一；常規CDMA接收機采用匹配濾波器的結構，但是這種結構的接收機并沒有考慮到信道中多址干擾的存在，使彼此間影響減少來提高系統容量；而功控的方法也沒有從接收信號中真正去除多址干擾，只能緩解這種矛盾，不能從根本上解決問題。要想真正消除干擾，大幅度提高系統容量，必須通過多址對消和多用戶檢測技術。 本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點介紹和分析各種多用戶檢測的原理，然后依據多用戶檢測的四個技術指標對各種多用戶檢測的方法進行比較，從中選擇實現簡單，性能優越的解相關檢測器來作為實現的標的算法。 然后，本文重點研究分析解相關檢測器的原理，給出了實現解相關檢測器的系統設計的流程，其中包括硬件電路的搭建和軟件實現的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。 本文系統研究了多用戶檢測技術，并實現了解相關算法，在理論研究和實際應用方面都有一定的價值。
上傳時間： 2013-07-29
上傳用戶：anpa
擴頻通信技術是信息時代的三大高技術通信傳輸方式之一，與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點，目前已從軍事領域向民用領域迅速發展。在民用化之后，它被迅速推廣到各種公用和專用通信網絡之中，如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次，目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多，系統復雜且成本高。另外，現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點，采用直接序列擴頻技術，借助QuartusⅡ6.0及Protel99se工具，完成了系統的軟件仿真和硬件電路設計。實驗結果表明，比用傳統的FPGA與DSP相結合實現方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術，提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級，與專用擴頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統的穩定性和可靠性。
上傳時間： 2013-05-18
上傳用戶：天天天天
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-04-24
上傳用戶：大融融rr
在衛星通信、移動通信技術快速發展的今天，短波這一最古老和傳統的通信方式不僅沒有被淘汰，還在快速發展。其通信距離遠、設備簡單以及移動方便等優點被廣泛應用于無線通信領域。 數字調制技術作為通信領域中極為重要的一個方面，也得到了迅速發展。全數字調制解調技術的使用使各類現代調制解調技術融合一體，目前國內多速率/多制式調制解調大多基于通用．DSP實現，支持的速率比較低。由于運算量大和硬件參數的限制，采用通用DSP無法勝任高速率調制解調的任務。現代FPGA可以提供支持以低系統丌銷、低成本實現高速乘．累加超前進位鏈的DSP算法。本文采用理論與實踐相結合的方式研究基于FPGA技術來實現短波數字信號的調制解調。通過對具體的FPGA系統設計與調試，將理論應用到實際中。 本文通過具體的EPlC60240C8芯片作為處理器的FPGA實驗板，研究了短波數字信號調制解調的設計與丌發過程。分析了現代通信的各種調制方式．誤碼率。得出了不同的調制方式的優劣性。最后重點提出了QPSK的調制解調方法。給出了Qf'SK的調制解調框圖、QPSK的SystemView系統仿真、VHDL程序進行調制解調，在OUARTUS上進行仿真。然后設計AD/DA輸入輸出電路，對短波數字信號進行調制解調。通過設計的AD/DA電路輸入短波數字信號進行調制解調，然后輸出原始的模擬信號。文中還對比了其他的調制解調方式，通過對比，發現不同的調制解調方式對短波信號的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數字信號，得出不同的結論。展示了FPGA在這方面的優越性。
上傳時間： 2013-06-05
上傳用戶：362279997
近年來，隨著網絡技術的發展和視頻編碼標準受到廣泛接受，視頻點播、視頻流和遠程教育等基于網絡的多媒體業務逐漸普及。為了對擁有不同終端資源，不同接入網絡以及不同興趣的用戶提供靈活的多媒體數據訪問服務，多媒體數據的內容需要根據應用環境動態調整，轉碼正是實現這一挑戰性任務的關鍵技術之一。 視頻轉碼對時間的要求非常苛刻，以至于用高速的通用微處理器芯片也無法在規定的時間內完成必要的運算。因此，必須為這樣的運算設計一個專用的高速硬線邏輯電路，在高速FPGA器件上實現或制成高速專用集成電路。用高密度的FPGA來構成完成轉碼算法所需的電路系統，實現專用集成電路的功能，因其成本低、設計周期短、功耗小、可靠性高、使用靈活等優點而成為適合本課題的最佳選擇。 本文根據MPEG-2中可變長編碼(VLC)理論，采用了兩級查找表減少了VLC存儲空間的使用，完成VLC編碼的實現。根據MPEG-2中關于System Packet的定義，針對FPGA可實現性，以空間換取復雜度的減少，實現了PES包的打包模塊。根據MPEG-2相應的轉碼理論，完成了對系統解碼模塊相應的連接和調試，對解碼模塊以真實的bit流進行了貼近板級的情況的仿真。根據MPEG-2中TM5的算法的局限性，分析得出只需要對P幀進行相應處理即可改進場景變換對視頻質量的影響，完成對TM5的算法的改進。通過性能估算和電路仿真，各模塊的吞吐率能夠滿足轉碼系統的要求。
上傳時間： 2013-07-22
上傳用戶：shinesyh
數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
本文設計了一款基于STM32的多功能MP3，功能包括：MP3/WMA/WAV/MIDI音頻文件播放、JPEG/JPG/BMP圖片瀏覽、游戲、鬧鐘、萬年歷、電子書、調頻收音機、彩色臺燈、功率放大等。
上傳時間： 2013-07-13
上傳用戶：sy_jiadeyi
