自上個世紀(jì)九十年代以來，我國著名學(xué)者、現(xiàn)中國科學(xué)院院士、清華大學(xué)陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的應(yīng)用物理中的逆問題，例如費米體系逆問題、信號處理等，開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學(xué)蘇武潯、張渭濱教授等則把Mobius變換的方法應(yīng)用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數(shù)的逆變換運算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中，把這種正交函數(shù)族應(yīng)用于系統(tǒng)的相干調(diào)制解調(diào)中，取代傳統(tǒng)通信系統(tǒng)中調(diào)制解調(diào)所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高，保密性加強，而且正交函數(shù)族產(chǎn)生很方便。 本文從軟件仿真和硬件實現(xiàn)兩個方面對Chen-Mobius通信系統(tǒng)進(jìn)行了驗證。首先，利用MATLAB軟件構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，通過計算機(jī)編程，對Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進(jìn)行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯誤概率進(jìn)行了計算，并繪出了信噪比-錯誤概率曲線；其次，在QuartusⅡ軟件平臺上，利用VHDL語言文本輸入和原理圖輸入的方法構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，對該系統(tǒng)進(jìn)行了仿真，包括設(shè)計綜合、引腳分配、仿真驗證、時序分析等；再次，在QuartusⅡ軟件仿真的基礎(chǔ)上，在Altera公司的Stratix GX芯片上，實現(xiàn)了硬件的編程和下載，從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實現(xiàn)；最后，從MATLAB軟件仿真和硬件實現(xiàn)的結(jié)果出發(fā)，通過分析系統(tǒng)的性能，簡單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應(yīng)用前景。 本文通過軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯誤概率曲線，從理論上驗證了該系統(tǒng)的強的抗干擾能力；利用FPGA完成了系統(tǒng)的硬件實現(xiàn)，從實際上驗證了該系統(tǒng)的可實現(xiàn)性。從兩方面都可以說明，Chen-Mobius通信系統(tǒng)雖然只是一個新的起點，但它卻預(yù)示著光明的應(yīng)用前景。
標(biāo)簽： ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：sa123456
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設(shè)計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復(fù)雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計中,利用有限域常數(shù)乘法器的特性對編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
FPGA．技術(shù)在許多領(lǐng)域均有廣泛的應(yīng)用，特別是在無線通信領(lǐng)域里，越來越多的工程師在進(jìn)行數(shù)字集成電路的設(shè)計時選擇FPGA。而采用VHDL進(jìn)行設(shè)計輸入的設(shè)計方法有著不依賴器件，移植容易，能加快設(shè)計的特點。因而，VHDL。和FPGA器件結(jié)合，能大大提高設(shè)計的靈活性與效率，縮短了產(chǎn)品開發(fā)的周期，加快產(chǎn)品上市時間。 本課題來源于海信TETRA終端項目的一部分，設(shè)計并實現(xiàn)了TETRA終端基帶電路與射頻電路的接口模塊設(shè)計，內(nèi)容包括邏輯端口、SPI總線、VCO、旋鈕模塊以及時鐘／同步脈沖接口模塊的設(shè)計，實現(xiàn)了主處理器對外設(shè)的控制接口擴(kuò)展。本文首先詳細(xì)介紹了FPGA技術(shù)及其發(fā)展現(xiàn)狀和趨勢以及本課題所選用的現(xiàn)場可編程器件，同時較詳細(xì)的介紹了VHDL語言及特點以及開發(fā)所用到的ISE軟件。詳細(xì)論述了FPGA各接口模塊的設(shè)計、時序仿真波形的截取、FPGA的配置、各功能模塊的集成以及總體測試結(jié)果和結(jié)論。
標(biāo)簽： TETRA FPGA 中的應(yīng)用
上傳時間： 2013-07-04
上傳用戶：xoxoliguozhi
電腦繡花機(jī)是當(dāng)代最先進(jìn)的繡花機(jī)械，隨著人們對刺繡品質(zhì)量的追求以及刺繡品需求量的增加，高性能的電腦繡花機(jī)越來越受到市場的推崇，用戶對CAN(現(xiàn)場總線)、遠(yuǎn)程控制、海量USB存儲、彩色LCD顯示等技術(shù)在新型電腦繡花機(jī)中的應(yīng)用有了新的需求。然而，國內(nèi)電腦繡花機(jī)監(jiān)控系統(tǒng)平臺由于存在技術(shù)上的困難或成本上的障礙而使這些功能難以實現(xiàn)。隨著電腦的不斷發(fā)展和電子產(chǎn)品成本的不斷降低，采用先進(jìn)架構(gòu)和體系的處理器，加上相應(yīng)的實時操作系統(tǒng)進(jìn)行任務(wù)管理，就能大大提高電腦繡花機(jī)監(jiān)控系統(tǒng)的性能。本文設(shè)計了一種電腦繡花機(jī)監(jiān)控系統(tǒng)，在詳細(xì)分析電腦繡花機(jī)工作原理和功能需求的基礎(chǔ)上，采用ARM處理器與μC/OS-Ⅱ?qū)崟r操作系統(tǒng)構(gòu)建了監(jiān)控系統(tǒng)平臺，實現(xiàn)了實時操作系統(tǒng)任務(wù)管理、網(wǎng)絡(luò)通信、USB設(shè)備讀寫、花樣圖案預(yù)覽等功能，具體工作如下： (1)在介紹電腦繡花機(jī)的工作原理以及分析電腦繡花機(jī)監(jiān)控系統(tǒng)性能需求的基礎(chǔ)上，構(gòu)建了基于ARM7核的嵌入式處理器與μC/OS-Ⅱ?qū)崟r操作系統(tǒng)的監(jiān)控系統(tǒng)平臺，并給出了系統(tǒng)的整體設(shè)計方案。 (2)根據(jù)電腦繡花機(jī)監(jiān)控系統(tǒng)的整體設(shè)計方案，設(shè)計實現(xiàn)了系統(tǒng)的硬件電路，處理器采用ST公司生產(chǎn)的具有ARM7核的STR710FZ2T6，利用STR710FZ2T6的外部存儲器接口的三個BANK，分別設(shè)計實現(xiàn)了以太網(wǎng)通信接口、USB設(shè)備讀寫接口以及彩色LCD實現(xiàn)接口等。 (3)在系統(tǒng)的接口電路設(shè)計方面，采用以太網(wǎng)控制芯片CS8900A使其通過ISA總線與系統(tǒng)處理器相連，構(gòu)建了以太網(wǎng)通信接口，負(fù)責(zé)遠(yuǎn)程傳輸數(shù)據(jù)(花樣文件)控制信息等；利用LJSB主從控制器SL811HS，在處理器STR710FZ2rr6的控制下設(shè)計實現(xiàn)了對海量USB設(shè)備讀寫的USB接口，負(fù)責(zé)讀寫在U盤上的花樣文件以及其它的數(shù)據(jù)信息；利用5.6英寸的彩色液晶屏及其控制板QD-13設(shè)計實現(xiàn)了監(jiān)控系統(tǒng)的LCD顯示接口，系統(tǒng)處理器通過控制QD-13向LCD寫入要顯示的圖案以及文字?jǐn)?shù)據(jù)；組建了一個基于CAN通信的安全檢測模塊，主要包括電源檢測以及斷線檢測等。監(jiān)控系統(tǒng)的CAN節(jié)點利用系統(tǒng)處理器自帶的CAN模塊結(jié)合TI的CAN收發(fā)器sn65hvd230實現(xiàn)，電源檢測節(jié)點、斷線檢測節(jié)點以及運動控制系統(tǒng)交互的CAN節(jié)點的控制器采用Microchip公司的帶有CAN模塊的18系列單片機(jī)PIC18F4680，CAN收發(fā)器采用該公司的MCP2551芯片。 (4)設(shè)計實現(xiàn)了基于μC/OS-Ⅱ操作系統(tǒng)的軟件，包括兩個部分，一是功能接口的驅(qū)動程序，另一個是操作系統(tǒng)中的應(yīng)用程序軟件。驅(qū)動程序負(fù)責(zé)控制相應(yīng)功能接口的運行，操作系統(tǒng)中的應(yīng)用程序軟件實現(xiàn)具體的功能應(yīng)用，例如TCP/IP協(xié)議棧以及USB協(xié)議的實現(xiàn)等。 (5)整合了系統(tǒng)各個功能模塊，并做出監(jiān)控系統(tǒng)的PCB板，利用ADS開發(fā)環(huán)境進(jìn)行系統(tǒng)的整體調(diào)試，給出了系統(tǒng)的運行效果，實驗表明監(jiān)控系統(tǒng)工作穩(wěn)定，性能良好。 最后，文章分析了電腦繡花機(jī)的監(jiān)控系統(tǒng)需要改進(jìn)的地方，并對電腦繡花機(jī)監(jiān)控系統(tǒng)未來發(fā)展趨勢作出了展望。
標(biāo)簽： ARM 電腦繡花機(jī) 監(jiān)控系統(tǒng)
上傳時間： 2013-05-25
上傳用戶：魚魚魚yu
微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計技術(shù)的核心日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù)，即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計流程代替了原有的自下而上設(shè)計流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費用，促進(jìn)了集成電路的發(fā)展。布局布線是計算機(jī)設(shè)計自動化的一個重要環(huán)節(jié)，也是計算機(jī)輔助設(shè)計的一個重要課題，其性能的好壞直接影響到電子設(shè)計自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學(xué)術(shù)上成熟的VPR布局布線工具所采用的算法進(jìn)行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進(jìn)；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進(jìn)行了相應(yīng)的理論分析及改進(jìn)；基于VPR實現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進(jìn)行了比較；在原有的時序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅(qū)動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法，由總體設(shè)計至詳細(xì)設(shè)計逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進(jìn)行了詳細(xì)設(shè)計，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當(dāng)；通過對Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計和實現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計和PCB設(shè)計。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價值及OFDM的優(yōu)缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時給出了本原型機(jī)系統(tǒng)的總體設(shè)計方案，并從硬件語言設(shè)計和FPGA硬件原理設(shè)計兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計和實現(xiàn)具有一定的參考價值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
該文利用FPGA技術(shù),設(shè)計了全概率寬帶數(shù)字接收機(jī)的實驗平臺,并在其上提出了數(shù)字接收機(jī)實現(xiàn)的可行性方法,以及對這些方法的驗證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個方面.提出了并行結(jié)構(gòu)算法的工程實現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點,使濾波器能夠以高效的形式實現(xiàn),也使得后端的混頻能夠工作在一個較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點,用FPGA搭建了其實驗?zāi)Ｐ?并利用微機(jī)EPP接口,對實驗?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對各種實現(xiàn)方法加以驗證、比較.同時也給調(diào)試帶來了方便,可以每個模塊單獨調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺也可用來對其他數(shù)字處理算法進(jìn)行實現(xiàn)性分析與實驗.參考軟件無線電設(shè)計的概念和國內(nèi)外相關(guān)文獻(xiàn),提出了多項濾波下變頻結(jié)構(gòu)的FPGA實現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實現(xiàn)了變載頻帶通信號數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實現(xiàn),使用流水線的設(shè)計方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實現(xiàn).
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設(shè)計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計以及各種顯示算法設(shè)計等。同時進(jìn)行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設(shè)計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設(shè)計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設(shè)計、LCD顯示程序設(shè)計、多線程的應(yīng)用程序設(shè)計。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴(kuò)展性強，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
近年來，基于DSP和FPGA的運動控制系統(tǒng)己成為新一代運動控制系統(tǒng)的主流。基于DSP和FPGA的運動控制系統(tǒng)不僅具有信息處理能力強，而且具有開放性、實時性、可靠性的特點，因此在機(jī)器人運動控制領(lǐng)域具有重要的應(yīng)用價值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計與制作出發(fā)，主要進(jìn)行機(jī)器人的運動控制系統(tǒng)設(shè)計和研究。文章首先提出了多種運動控制系統(tǒng)的實現(xiàn)方案。根據(jù)它們的優(yōu)缺點，選定以DSP和FPGA為核心進(jìn)行運動控制系統(tǒng)平臺的設(shè)計。 論文詳細(xì)研究了以DSP和FPGA為核心實現(xiàn)運動控制系統(tǒng)的軟、硬件設(shè)計，利用DSP實現(xiàn)運動控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實現(xiàn)運動控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號處理電路，并對以上電路系統(tǒng)進(jìn)行了功能仿真和時序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運動控制系統(tǒng)不僅實現(xiàn)了設(shè)計功能要求，同時提高了機(jī)器人運動控制系統(tǒng)的開放性、實時性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
標(biāo)簽： FPGA DSP 機(jī)器人 運動控制系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：debuchangshi
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計的策略.在硬件描述語言的設(shè)計流程中,信道盲均衡器運用了Top-Down的模塊化設(shè)計方法,大大縮短了設(shè)計周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="yyyg8"></strike>