交流電源供電方式正在由集中式向分布式、全功能式發展，而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電，可大大提高系統的靈活性，使電源系統的體積重量大為降低，同時其主開關器件的電流應力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。 本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析，得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數，并通過MATLAB仿真進行了驗證。根據上述模型，分析了逆變器并聯的環流特性，以及基于有功和無功功率的并聯控制方案。 隨著電子技術的不斷發展，FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上，應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器，用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。 基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義，設計具有創新性。仿真和芯片的初步測試結果表明：本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。
標簽： FPGA 三相逆變器 并聯 技術研究
上傳時間： 2013-08-05
上傳用戶：ccclll
隨著電子技術和集成電路技術的飛速發展，數字信號處理已經廣泛地應用于通信、信號處理、生物醫學以及自動控制等領域中。離散傅立葉變換(DFT)及其快速算法FFT作為數字信號處理中的基本變換，有著廣泛的應用。特別是近年來，基于FFT的ODFM技術的興起，進一步推動了對高速FFT處理器的研究。 FFT 算法從出現到現在已有四十多年代歷史，算法理論已經趨于成熟，但是其具體實現方法卻值得研究。面向高速、大容量數據流的FFT實時處理，可以通過數據并行處理或者采用多級流水線結構來實現。特別是流水線結構使得FFT處理器在進行不同點數的FFT計算時可以通過對模塊級數的控制很容易的實現。 本文在分析和比較了各種FFT算法后，選擇了基2和基4混合頻域抽取算法作為FFr處理器的實現算法，并提出了一種高速、處理點數可變的流水線結構FFT處理器的實現方法。利用這種方法實現的FFT處理器成功的應用到DAB接收機中，RTL級仿真結果表明FFT輸出結果與C模型輸出一致，在FPGA環境下仿真波形正確，用Ouaaus Ⅱ軟件綜合的最高工作頻率達到133MHz，滿足了高速處理的設計要求。
標簽： FFT 流水線結構 處理器
上傳時間： 2013-05-29
上傳用戶：GavinNeko
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
標簽： FPGA 回波抵消器
上傳時間： 2013-06-23
上傳用戶：123啊
數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
標簽： 高速實時數 采集系統
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
內部存儲器負責計算機系統內部數據的中轉、存儲與讀取，作為計算機系統中必不可少的三大件之一，它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”，所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上，因此內存性能的好壞，直接影響到系統的穩定性和運行性能。在當今的電子系統設計中，內存被使用得越來越多，并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢，設計和實現大容量高速讀寫的內存顯得尤為重要。因此，近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行，并正確連接到FPGA上，經過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統的可靠性。
標簽： DDR2SDRAM 存儲器 接口設計
上傳時間： 2013-06-08
上傳用戶：fairy0212
隨著第三代移動通信系統(3G)向商業化的邁進，以及超三代(Beyond 3G) 或被稱之為第四代(4G)移動通信系統的發展，對更高速率、更大容量和更好服務質量的通信系統的需求正在不斷增長。另一方面，可利用的無線頻譜資源是有限...
標簽： FPGA 空時分組碼
上傳時間： 2013-04-24
上傳用戶：mslj2008
· 摘要： 本文利用了十六位SPCE061A單片機的強大的DSP功能,實現了特定發音人識別(Speaker Dependent)功能.結合大容量的FLASH存儲器,成功地實現將語音播放與識別技術應用于智能家居控制系統中.另外,詳細介紹了具有語音識別功能的新一代智能家居控制系統的硬件配置與軟件流程,從而在實現系統功能的同時,將低成本、低功耗與友好人機界面有機結合起來.
標簽： 單片機 語音識別 智能家居控制系統 實現方案
上傳用戶：xwd2010
在V29的版本上升級。發布日期2011-08-19. -------------------------------------------------------------------------------- 歡迎使用免費軟件《串口獵人》V31 ！ -------------------------------------------------------------------------------- 友情提醒1：本軟件如有新版本，將發布到我的博客《匠人的百寶箱》，歡迎光臨！ 友情提醒2：點擊右側【清除】按鈕，可清除本幫助信息。清除后如想再次查閱，請重啟軟件。 -------------------------------------------------------------------------------- 《串口獵人》功能簡介 -------------------------------------------------------------------------------- 一、基本功能 1、支持16個COM口、自動/手動搜索串口、串口參數的設置和查看。 2、支持查看或修改串口控制線（DTR、RTS、DCD等等）的狀態。 3、支持基本的收、發、查看、保存、載入、清除等功能。 4、兩種收發格式：HEX碼/字符串，支持中文字符串。（英文=ASCII碼，中文=ANSI(GBK)碼）。 5、大容量的收碼區，為了加快顯示速度會把超過10K的數據自動隱藏（可以點擊【全顯】鈕查看）。 6、收碼區的顯示方式可以靈活設置：原始接收數據、按幀換行、通道數據、發送數據。 7、可以為收到的數據標注時間和來源。 8、可以自動比對發碼區和收碼區的數據是否一致（用于自發自收測試模式）。 9、收碼區的內容，可以點擊【轉發】鈕轉到發碼區。 10、可以在每次發碼之前自動清除收碼區。 二、高級發碼功能 1、自動發列表功能：支持多組（最多16組）數據的輪流發送。 2、自動發文件功能：支持文件逐行發送。 3、輪發規則可以靈活設置，比如可以定時發，也可以收到應答后立即發。 4、輪發的間隔、無應答重發次數和循環次數均可靈活設置。 5、靈活的幀格式設置。支持自動添加幀頭、幀尾、幀長、校驗、回車換行符。 6、幀頭、幀尾、幀長、校驗，是否要參與校驗或計入幀長，皆可靈活設置。 7、支持3種校驗方式：SC(累加和校驗)、LRC(縱向冗余校驗)、BBC（異或和校驗）。 8、校驗碼和幀長的長度，可以選擇單/雙字節。 三、高級收碼功能 1、支持按幀接收數據。 2、能自動進行幀結束判定（方式非常靈活，可以按幀頭、幀尾、幀長或時間）。 3、即時顯示最新一幀內容。 4、擁有八個獨立接收通道，可以自動從指定幀中指定位置收取有效數據。 5、每個通道的數據，可以獨自顯示、保存、清除。也可以送到收碼區去顯示。 6、可以設置通道收取數據的首地址、字節長度（單字節或多字節）、碼制（HEX/BCD）、符號位形式。 7、示波器功能，可把收取的數據用波形方式顯示。示波器的通道數、倍率、偏移、周期、顏色和線寬等可調。 8、碼表功能，可把收取的數據用碼表方式顯示。（可以設置碼表的最大/最小值和報警值）。 9、柱狀圖功能，可把收取的數據用柱狀圖方式顯示。（也可以設置最大/最小值和報警值）。 10、可以把實施繪制的圖形保存為圖片。 四、其它貼心設計 1、用戶的設置內容，可以保存/載入或恢復默認值。可以選擇啟動時載入默認值還是上次設置值。 2、可以通過提示區和狀態指示了解軟件當前工作狀態。 3、當鼠標停留在按鈕、文本框或其它控件上，會獲得必要的提示。 4、右下角的圖釘按鈕，可以把窗口釘在最前面，避免被其它窗口覆蓋。 5、附送串口電路、協議、碼表等參考資料。 6、在【版權信息】標簽頁有匠人的聯系方式，歡迎交流。
標簽： Serial Hunter V31 串口獵人
上傳時間： 2013-07-28
上傳用戶：lili1990
選用高精度采樣芯片，超高速率采樣，電壓測量精度≤±1V，電流測量精度≤± 0.1A，領先行業內其他（同類）測試產品； ???測試精度覆蓋全功率段，無需檔位切換； ?LCD大屏幕顯示，測試數據及曲線直觀易讀； ?觸摸式操作，一鍵測量，操作簡便； ?測試數據實時存儲功能，適合野外作業； ?內置大容量鋰離子電池，一次充電長時間使用; ?中文操作界面；
標簽： 便攜式 IV曲線 光伏陣列 測試儀
上傳時間： 2013-11-04
上傳用戶：qiao8960
如今的開關穩壓器和電源越來越緊湊，性能也日益強大，而越來越高的開關頻率是設計人員面臨的主要問題之一，正是它使得PCB的設計越來越困難。事實上，PCB版圖已經成為區分好與差的開關電源設計的分水嶺。本文針對如何一次性創建優秀PCB版圖提出一些建議。考慮一個將24V降為3.3V的3A開關穩壓器。設計這樣一個10W穩壓器初看起來不會太困難，設計人員可能很快就可以進入實現階段。不過，讓我們看看在采用Webench等設計軟件后，實際會遇到哪些問題。如果我們輸入上述要求，Webench會從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。Webench菜單中包括了對體積或效率的設計優化。設計需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。
標簽： PCB 開關電源 版圖設計
上傳時間： 2013-11-15
上傳用戶：邶刖
蟲蟲下載站版權所有 京ICP備2021023401號-1
