近年來，隨著集成電路技術和電源管理技術的發展，低壓差線性穩壓器（LDO）受到了普遍的關注，被廣泛應用于便攜式電子產品如PDA、MP3播放器、數碼相機、無線電話與通信設備、醫療設備和測試儀器等中，但國內研究起步晚，市場大部分被國外產品占有，因此，開展本課題的研究具有特別重要的意義。 首先，簡單闡述了課題研究的背景及意義，分析了低壓差線性穩壓器（LDO）研究的現狀和發展趨勢，并提出了設計的預期技術指標。 其次，詳細分析了LDO線性穩壓器的理論基礎，包括其結構、各功能模塊的作用、系統工作原理、性能指標定義及設計時對性能指標之間相互矛盾的折衷考慮。 再次，設計了基于自偏置電流源的帶隙基準電壓源，選取PMOS管作為系統的調整元件并計算出了其尺寸，設計了基于CMOS工藝的兩級誤差運算放大器。利用HSPICE工具仿真了基準電壓源和誤差運算放大器的相關性能參數。 然后，重點分析了穩壓器的穩定性特征，指出系統存在的潛在不穩定性，詳細論述了穩定性補償的必要性，比較了業界使用過的幾種穩定性補償方法的不足之處，提出了一種基于電容反饋VCCS的補償方法，對系統進行了穩定性的補償； 最后，將所設計的模塊進行聯合，設計了一款基于CMOS工藝的LDO線性穩壓器電路，利用HSPICE工具驗證了其壓差電壓、靜態電流、線性調整率等性能指標，仿真結果驗證了理論分析的正確性、設計方法的可行性。
上傳時間： 2013-07-08
上傳用戶：Wibbly
在太陽能路燈控制系統中，引入最大功率跟蹤技術（簡稱為MPPT），不僅降低了成本，還提高了太陽能路燈的可靠性。太陽能路燈的控制系統采用C8051F330D作為核心器件。其主電路為Buck電路，采用MPPT技術，增強了太陽能光伏電池的轉換效率。本論文著重對太陽能路燈控制系統的硬件電路設計，并設置MPPT技術電路的主要器件的參數，對整個路燈控制系統的設計流程進行了分析。 論文綜述了太陽能光伏發電及控制技術以及我國在路燈照明應用方面的發展情況。對太陽能光伏電池的輸入-輸出特性，在不同外界環境的太陽能電池板的輸出狀況進行了分析對比，結合整個系統的工作能力，對負載選用依據及所選負載參數、蓄電池充放電控制原理進行分析。對采用MPPT技術的小功率光伏發電路燈控制系統做了較為詳細的介紹，主要包括MPPT的硬件電路原理及電路中各元器件的參數的選定，以及控制系統中防反接保護、過流保護、信號采集、CPU控制、功率管驅動電路及電源電路等電路設計，還有其它器件的選定和控制器的散熱等。也對整個系統的軟件設計予以闡述，從CPU的性能、開發工具、主控制程序、MPPT技術控制程序、濾波、穩壓、定時、蓄電池充放電控制等程序具體設計逐一分析。論文最后對全文的工作做了總結，對實驗數據進行了比較分析，并對太陽能路燈的優缺點進行概括。并對設計的實驗結果、實用性進行了總結，并指出本設計中優點與不足，為后續研究提供了參考方向。
上傳時間： 2013-06-15
上傳用戶：我們的船長
串聯電池組廣泛應用于手攜式工具、筆記本電腦、通訊電臺、便攜式電子設備、航天衛星、電動自行車、電動汽車及儲能裝置中。本文就電動汽車的串聯電池組加以研究。 隨著社會的發展以及能源、環保等問題的日益突出，電動汽車以其零排放，噪聲低等優點越來越受到世界各國的重視，被稱作綠色環保車。作為發展電動車的關鍵技術之一的電池管理系統(BMS)，是電動車產業化的關鍵。電動汽車的快速發展，它的能量源-動力電池組，成了電動汽車發展的瓶頸。電池技術和電池能量管理系統(BMS)的研究成為解決這一問題的關鍵，越來越受到人們的關注。 電動汽車電池組相關技術中的電池管理系統是目前國內外研究的熱點。本文描述了電動公交用鋰電池配套的電池管理系統的設計與實現。 該電池管理系統在拓撲結構上采用集散式的檢測方法，即每箱電池都配備檢模塊，將各模塊所檢測的相關電池數據通過內部總線傳送給主控模塊，再由主模塊對整體數據進行分析和存儲，并由CAN總線發送給電動公交各車載裝置。 本論文首先比較了現有的幾種電動汽車常用的電壓測量方法，然后提出了電池管理系統中的串聯電池組電壓測量方法的整體設計方案。即采集各個電池單體的基本信息到BMS控制芯片(單片機MC9S12D64)中進行處理計算，從而得出電池工作狀態等信息。 介紹了CAN總線與電動汽車中心控制器進行通信，實現整車的控制。在硬件設計中詳細介紹了小系統的設計，電壓采集系統的設計，CAN通信接口電路的設計，以及抗干擾等方面的電路設計。并介紹了一些重要器件的選擇與參數確定。軟件實現方面，著重講述了檢測板電壓檢測的的功能模塊，最后對電池管理系統的進一步發展給出了一些展望。 目前，本課題的研究在理論和實踐中都取得了很大的進展，在經過大量的軟硬件調試與改進的基礎上，該方法已經實現了良好、可靠的運行，取得了很好的效果，為下一階段的準備打下了很好的基礎。
上傳時間： 2013-06-01
上傳用戶：F0717007
51常用的一些工具 包括時鐘計算，等等
上傳時間： 2013-07-05
上傳用戶：
介紹ARM的調試方法，及ARM開發工具ads的原理與應用(講的很詳細，共三部分)
上傳時間： 2013-07-24
上傳用戶：www123lll
介紹ARM的調試方法，及ARM開發工具ads的原理與應用(講的很詳細，共三部分)
上傳時間： 2013-05-29
上傳用戶：zhuoying119
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
軟件無線電（Software Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統的首先方案。正是在這樣的前提下，本課題結合軟件無線電技術，研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先，從理論上對發射機和接收機結構進行研究，找到收發信機設計中關鍵問題。其次，在理論上有深刻認識的基礎上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上，設計了一種新的同步方法和相應的接收機結構，并以硬件電路將其實現。最后，針對所設計的硬件系統，本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的，基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺，接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8．0環境下，通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結果的基礎上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后，可下載至硬件平臺進行調試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結合示波器和頻譜儀，得到硬件測試結果。 @@關鍵詞：SDR；數字收發機；FPGA；載波同步；符號同步
上傳時間： 2013-04-24
上傳用戶：diaorunze
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵，是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數字信息，這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數據進行處理，最后輸出數據給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內部劃分了各個小模塊，各小模塊中通過少量的信號進行聯系，這樣就將比較大的系統轉化成許多小的系統，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數據的特點，全彩色灰度級的實現方式，決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統進行了聯合調試。改進了時序、優化了布局布線，使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
