設(shè)計(jì)并調(diào)試好一個(gè)能產(chǎn)生”梁祝”曲子的音樂發(fā)生器，并用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)（擬采用的實(shí)驗(yàn)芯片的型號(hào)可選Altera的MAX7000系列的 EPM7128 CPLD ，F(xiàn)LEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）進(jìn)行硬件驗(yàn)證。
設(shè)計(jì)思路
根據(jù)系統(tǒng)提供的時(shí)鐘源引入一個(gè)12MHZ時(shí)鐘的基準(zhǔn)頻率，對其進(jìn)行各種分頻系數(shù)的分頻，產(chǎn)生符合某一音樂的頻率，然后再引入4HZ的時(shí)鐘為音樂的節(jié)拍控制，最后通過揚(yáng)聲器放出來。
標(biāo)簽：
調(diào)試
音樂發(fā)生器
上傳時(shí)間：
2013-12-19
上傳用戶：阿四AIR
