<abbr id="w2mee"></abbr>
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳時(shí)間： 2013-08-14
上傳用戶：xa_lgy
新手如何學(xué)習(xí)FPGA外圍硬件電路設(shè)計(jì)，這個(gè)文件很有用
標(biāo)簽： FPGA 硬件電路設(shè)計(jì)
上傳用戶：zjwangyichao
華為公司的內(nèi)部資料，關(guān)于如何寫好FPGA程序的好教程，Xilinx篇
標(biāo)簽： Xilinx FPGA 程序 教程
上傳時(shí)間： 2013-08-16
上傳用戶：zjf3110
學(xué)習(xí)ＦＰＧＡ的好文章，從中可以了解到如何實(shí)現(xiàn)ＦＰＧＡ最小系統(tǒng)
標(biāo)簽： FPGA 最小系統(tǒng)
上傳用戶：neu_liyan
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳時(shí)間： 2013-08-18
上傳用戶：qwe1234
這是關(guān)于如何使用Design Compiler_FPGA Design Flow 軟件的說明書。
標(biāo)簽： Design Compiler_FPGA Flow 如何使用
上傳時(shí)間： 2013-08-20
上傳用戶：chenxichenyue
關(guān)于如何使用fpga實(shí)現(xiàn)語音識(shí)別 最新版本
標(biāo)簽： fpga 如何使用 語音識(shí)別
上傳時(shí)間： 2013-08-24
上傳用戶：米卡
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過程 如何提高
上傳時(shí)間： 2013-08-29
上傳用戶：wfeel
介紹了如何基于CPLD開發(fā)單片機(jī)，其中詳細(xì)介紹了單片機(jī)的結(jié)構(gòu)和工作原理以及CPLD的詳細(xì)開發(fā)技術(shù)
標(biāo)簽： CPLD 單片機(jī)
上傳時(shí)間： 2013-08-31
上傳用戶：Aidane
在FPGA設(shè)計(jì)中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計(jì)調(diào)整，對(duì)于FPGA的設(shè)計(jì)者來說具有較好的學(xué)習(xí)作用。
標(biāo)簽： FPGA 毛刺 相關(guān)設(shè)計(jì)
上傳用戶：行旅的喵
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
