卡爾曼濾波器教程，中文詳解，通俗易懂，18頁(yè)-Kalman Filter Directory
上傳時(shí)間： 2013-04-24
上傳用戶：牛布牛
49個(gè)電路實(shí)例詳解 三位數(shù)字顯示電容測(cè)試表電路圖 市電電壓雙向越限報(bào)警保護(hù)器等
標(biāo)簽： 電路實(shí)例
上傳時(shí)間： 2013-06-19
上傳用戶：shenglei_353
開(kāi)關(guān)電源設(shè)計(jì)詳解 開(kāi)關(guān)電源設(shè)計(jì)詳解 開(kāi)關(guān)電源設(shè)計(jì)詳解 開(kāi)關(guān)電源設(shè)計(jì)詳解
標(biāo)簽： 開(kāi)關(guān)電源設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：stewart·
嵌入式Linux系統(tǒng)開(kāi)發(fā)技術(shù)詳解--基于ARM(完整版) 詳細(xì)解讀~！
上傳時(shí)間： 2013-07-11
上傳用戶：咔樂(lè)塢
隨著糾錯(cuò)編碼理論研究的不斷深入，糾錯(cuò)碼的實(shí)際應(yīng)用越來(lái)越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長(zhǎng)度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問(wèn)題。 首先介紹了IEEE 802.11無(wú)線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法，接著通過(guò)對(duì)(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時(shí)鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號(hào)EP1C6Q240C8)器件上進(jìn)測(cè)試，并對(duì)測(cè)試結(jié)果作了簡(jiǎn)單分析。
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測(cè)算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過(guò)仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
隨著社會(huì)的進(jìn)步及移動(dòng)用戶的迅猛增長(zhǎng)，第三代移動(dòng)通信越來(lái)越受到各界的重視。多用戶檢測(cè)技術(shù)是第三代移動(dòng)通信中重要的技術(shù)之一；常規(guī)CDMA接收機(jī)采用匹配濾波器的結(jié)構(gòu)，但是這種結(jié)構(gòu)的接收機(jī)并沒(méi)有考慮到信道中多址干擾的存在，使彼此間影響減少來(lái)提高系統(tǒng)容量；而功控的方法也沒(méi)有從接收信號(hào)中真正去除多址干擾，只能緩解這種矛盾，不能從根本上解決問(wèn)題。要想真正消除干擾，大幅度提高系統(tǒng)容量，必須通過(guò)多址對(duì)消和多用戶檢測(cè)技術(shù)。 本文首先介紹了CDMA的基本原理和多用戶檢測(cè)的基本原理。然后重點(diǎn)介紹和分析各種多用戶檢測(cè)的原理，然后依據(jù)多用戶檢測(cè)的四個(gè)技術(shù)指標(biāo)對(duì)各種多用戶檢測(cè)的方法進(jìn)行比較，從中選擇實(shí)現(xiàn)簡(jiǎn)單，性能優(yōu)越的解相關(guān)檢測(cè)器來(lái)作為實(shí)現(xiàn)的標(biāo)的算法。 然后，本文重點(diǎn)研究分析解相關(guān)檢測(cè)器的原理，給出了實(shí)現(xiàn)解相關(guān)檢測(cè)器的系統(tǒng)設(shè)計(jì)的流程，其中包括硬件電路的搭建和軟件實(shí)現(xiàn)的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來(lái)完成。軟件部分主要采用C語(yǔ)言來(lái)完成。 本文系統(tǒng)研究了多用戶檢測(cè)技術(shù)，并實(shí)現(xiàn)了解相關(guān)算法，在理論研究和實(shí)際應(yīng)用方面都有一定的價(jià)值。
上傳時(shí)間： 2013-07-29
上傳用戶：anpa
軟件無(wú)線電技術(shù)自20世紀(jì)90年代提出以后，在許多通信系統(tǒng)中得到了廣泛應(yīng)用。本文研究了一種軟件無(wú)線電數(shù)字通信系統(tǒng)方案的設(shè)計(jì)，并著重研究了其中中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。針對(duì)實(shí)際應(yīng)用，本文提出了一個(gè)基于FPGA和DSP的軟件無(wú)線電中頻/基帶數(shù)字化處理系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)的特點(diǎn)是所有的中頻信號(hào)處理算法全部由軟件實(shí)現(xiàn)，它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲(chǔ)器等，其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416，F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強(qiáng)的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺(tái)的建立及若干關(guān)鍵算法的實(shí)現(xiàn)”研究課題，主要完成了軟件無(wú)線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實(shí)現(xiàn)的任務(wù)，具體包括通用數(shù)字中頻板的設(shè)計(jì)、中頻板上FPGA和DSP、D/A的接口設(shè)計(jì)、各種數(shù)字通信關(guān)鍵技術(shù)（數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等）的FPGA實(shí)現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進(jìn)行了仿真和驗(yàn)證，并已交付使用。結(jié)果表明，本文提出的方案正確可行，達(dá)到了預(yù)定要求。本文的工作對(duì)其它軟件無(wú)線電系統(tǒng)的實(shí)現(xiàn)也具有較大的參考價(jià)值。
標(biāo)簽： FPGA 中頻數(shù)字化 關(guān)鍵算法
上傳時(shí)間： 2013-04-24
上傳用戶：thinode
本文主要研究了數(shù)字聲音廣播系統(tǒng)(DAB)內(nèi)交織器與解交織器的算法及硬件實(shí)現(xiàn)方法。時(shí)間交織器與解交織器的硬件實(shí)現(xiàn)可以有幾種實(shí)現(xiàn)方案，本文對(duì)其性能進(jìn)行了分析比較，選擇了一種工程中實(shí)用的設(shè)計(jì)方案進(jìn)行設(shè)計(jì)，并將設(shè)計(jì)結(jié)果以FPGA設(shè)計(jì)驗(yàn)證。時(shí)間解交織器的交織速度、電路面積、占用內(nèi)存、是設(shè)計(jì)中主要因素，文中采用了單口SRAM實(shí)現(xiàn)，減少了對(duì)存儲(chǔ)器的使用，利用lC設(shè)計(jì)的優(yōu)化設(shè)計(jì)方法來(lái)改善電路的面積。硬件實(shí)現(xiàn)是采用工業(yè)EDA標(biāo)準(zhǔn)Top-to-Down設(shè)計(jì)思想來(lái)設(shè)計(jì)時(shí)間解交織，使用verilogHDL硬件描述語(yǔ)言來(lái)描述解交織器，用Cadence Nc-verilog進(jìn)行仿真，Debussy進(jìn)行debug，在Altera公司的FPGA開(kāi)發(fā)板上進(jìn)行測(cè)試，然后用ASIC實(shí)現(xiàn)。測(cè)試結(jié)果證明：時(shí)間解交織器的輸出正確，實(shí)現(xiàn)速度較快，占用面積較小。
上傳時(shí)間： 2013-04-24
上傳用戶：梧桐
數(shù)字電子技術(shù)基礎(chǔ)閻石第四版課后習(xí)題答桉詳解，各章習(xí)題解答，Multism 2001使用方法簡(jiǎn)要說(shuō)明。本手冊(cè)的使用對(duì)象主要是電氣、電子信息類教師，也可供相關(guān)專業(yè)的讀者參考。
標(biāo)簽： 數(shù)字電子 技術(shù)基礎(chǔ)
上傳時(shí)間： 2013-07-04
上傳用戶：xmsmh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
